[发明专利]半导体装置以及用于制造这种半导体装置的方法

说明书

一种制造半导体装置的方法提供有：（a）提供宽带隙衬底产品（10）,（b）为了形成两个沟道层（4、4’），施加第一掩模（42）并且施加p第一掺杂剂（41），为了形成两个源区（3、3’），通过在第一掩模（42）的横向侧上施加另外层并且施加n第二掺杂剂（31）来形成第二掩模（32），为了形成两个阱层（5、5’），通过去除源区（3、3’）之间的第二掩模（32）的这种部分并且施加p第三掺杂剂（51）来形成第三掩模（52），其中阱层深度（50）与沟道层深度（40）至少同样大，（c）在步骤（b）之后，为了形成插塞（6），施加覆盖源区（3、3’）和沟道层（4、4’）的第四掩模，并且将p第四掺杂剂施加到比阱层深度（50）更大的深度并且以比阱层（5、5’）更高的掺杂浓度施加，其中阱层（5、5’）在横向方向上包围插塞（6），并且将它与两个源区（3、3’）分隔。

技术领域

本发明涉及功率电子器件领域，以及更具体来说涉及用于制造半导体装置的方法以及涉及这种半导体装置。

背景技术

在图14中，示出如从US 7 074643 B2已知的现有技术MOSFET 100。现有技术MOSFET 100由n+碳化硅（SiC）衬底80来制成，并且在第一主侧20与第二主侧22之间包括n-掺杂漂移层2。在第一主侧20上，布置两个n++掺杂源区3、3’，其各自在横向方向上（即，在与第一主侧20平行的方向上）通过p掺杂沟道层4、4’以及在与第一主侧20相反的侧上通过p+阱层5、5’（其比沟道层4、4’更高地掺杂）与漂移层2分隔。在由沟道层4、4’和阱层5、5’所包围的这样的两个源区3、3’之间，布置p++掺杂接触层65，其横向延伸到源区。由于其高掺杂浓度，p++掺杂接触层提供到第一主电极9（源电极）的良好欧姆接触。接触层65是浅层，其空间地（即，在深度方向上，该方向与第一主侧20垂直）延伸到接触层深度67（其与阱层5、5’相比没那么深），但是电气地且机械地接触阱层5、5’，以便将阱层5、5’连接到源电极9。接触层65与源区3、3’和沟道层4、4’重叠，使得接触层65是与第一主电极9相接触的唯一p掺杂层。

JP 2010 267762 A描述了一种MOSFET，其在第一主侧上包括n源区和沟道层之下的高p掺杂接触层和低掺杂阱层，其包围源区。首先形成阱层，后面是具有新的宽掩模的沟道层。此后，p接触层采用另一个掩模来形成，并且然后n源区采用第四掩模来形成。由于使用四个不同掩模，所以这种方法易受到掩模未对齐的影响。此外，成角度注入用于形成层，这使注入更加困难。由于n源层和p接触层具有相当的高掺杂浓度，所以在补偿电荷的两层之间的过渡区域中存在危险，即，可能不存在主导（dominating）电荷，使得存在非期望的中性化区带。

发明内容

本发明的一个目的是提供一种用于制造具有改进电气性质的功率半导体装置的改进方法，包括下列制造步骤：

(a) 提供宽带隙衬底，其具有在半导体装置中形成漂移层的第一导电类型的低掺杂层，衬底具有第一侧以及与第一侧相反的第二侧，其中低掺杂层布置在第一侧上，

(b) 然后在第一侧上形成第一导电类型的两个源区、与第一导电类型不同的第二导电类型的至少一个沟道层以及第二导电类型的至少一个阱层，所述两个源区具有比一直到源区深度的漂移层更高的掺杂浓度，

与第一导电类型不同的所述第二导电类型的至少一个沟道层具有沟道层深度，并且在横向方向上（该方向与第一侧平行）包围两个源区，由此在横向方向上将两个源区与漂移层分隔，

所述第二导电类型的至少一个阱层具有阱层深度（其与沟道层深度至少同样大），并且具有比至少一个沟道层更高的掺杂浓度，其中至少一个阱层将两个源区与至少一个阱层的与第一侧相反的侧上的漂移层分隔，其中首先施加具有开口的第一掩模，

然后通过将第二导电类型的第一掺杂剂一直施加到沟道层深度来形成两个沟道层，

然后在第一掩模的横向侧上施加另外层，通过该另外层缩窄开口，由此形成第二掩模，