[发明专利]相位内插器和实施相位内插器的方法

说明书

本申请描述了用来产生时钟信号的、在集成电路中实施的相位内插器。所述相位内插器包括：被耦接成接收多个时钟信号的多个输入(121)；多个晶体管对(330、332、340、342)，每个晶体管对具有被耦接到第一输出节点(310)的第一晶体管和被耦接到第二输出节点(314)的第二晶体管，其中与所述晶体管对相关联的第一时钟信号被耦接到所述第一晶体管的栅极，并且与所述晶体管对相关联的第一时钟信号的反相信号被耦接到所述第二晶体管的栅极；被耦接到所述第一输出节点的第一有源电感器负载(308)；以及被耦接到所述第二输出节点的第二有源电感器负载(312)。

技术领域

本申请总的涉及集成电路器件，具体地，涉及相位内插器和实施相位内插器的方法。

背景技术

数据的传输是集成电路实现的重要的功能。相位内插器(phase interpolator)，有时称为混频器(mixer)，是时钟和数据恢复(CDR)电路的关键部件。CDR电路实施可以调节数据采样时钟的控制环，以采样在数据眼的中心处的数据。相位内插器的线性度(linearity)是确定CDR系统性能的关键指标。模拟电流模式逻辑(CML)相位内插器接收差分CML正交时钟，并且以受控的比值将它们混合在一起，以生成具有相对于差分CML正交时钟的受控相位偏移的输出时钟。输出时钟的相位可以覆盖全部360度旋转。

相位内插器可被实施成覆盖宽的输入频率范围，例如2GHz和18GHz之间。相位内插器可以使用通常与工作频率相关的、不同的可编程功率设置，其中较高工作频率通常需要较高功率来实现必要带宽(即CML级输出处的增益)。CML相位内插器的传统负载是无源电阻器。然而，在相位内插器中使用无源电阻器负载具有许多缺点。

因此，实施具有更大的带宽和更低的功率的相位内插器的电路和方法是有利的。

发明内容

描述了用于导出时钟信号的、在集成电路中实施的相位内插器。所述相位内插器包括：被耦接成接收多个时钟信号的多个输入；多个晶体管对，每个晶体管对具有被耦接到第一输出节点的第一晶体管和被耦接到第二输出节点的第二晶体管，其中与所述晶体管对相关联的第一时钟信号被耦接到所述第一晶体管的栅极，并且与所述晶体管对相关联的第一时钟信号的反相信号被耦接到所述第二晶体管的栅极；被耦接到所述第一输出节点的第一有源电感器负载；以及被耦接到所述第二输出节点的第二有源电感器负载。

还描述了一种在集成电路中实施相位内插器以导出时钟信号的方法。所述方法包括：实施多个晶体管对，每个晶体管对具有被耦接到第一输出节点的第一晶体管和被耦接到第二输出节点的第二晶体管；在参考电压与所述第一输出节点之间配置第一有源电感器负载；在参考电压与所述第二输出节点之间配置第二有源电感器负载；对于每个晶体管对，将多个时钟信号中的第一时钟信号耦接到所述第一晶体管的栅极，并且所述第一时钟信号与所述晶体管对相关联；对于每个晶体管对，将所述第一时钟信号的反相信号耦接到所述第二晶体管的栅极；以及根据所述多个时钟信号生成输出时钟信号。

通过考虑下面的详细说明和权利要求，将明白其它特性。

附图说明

图1是包括实施相位内插器的接收器电路的集成电路100的框图；

图2是包括图1的集成电路中实施的相位内插器的电路的框图；

图3是具有有源负载的相位内插器的框图；

图4是用于图3的电路的频率响应曲线，其示出了作为频率的函数的增益；

图5是具有有源负载、电流阱缩放和gm对分段的相位内插器的框图；

图6是具有带电容和电阻控制的有源负载的相位内插器的框图；

图7是具有一种有源负载的相位内插器的框图，该有源负载具有电容和电阻控制和与电流阱缩放一起使用的有源电感器大小缩放；