[发明专利]相位内插器和实施相位内插器的方法

权利要求书

1.一种用于导出时钟信号的、在集成电路中实施的相位内插器，其特征在于，所述相位内插器包括：

被耦接成接收多个时钟信号的多个输入；

多个晶体管对，每个晶体管对具有被耦接到第一输出节点的第一晶体管和被耦接到第二输出节点的第二晶体管，其中与所述晶体管对相关联的第一时钟信号被耦接到所述第一晶体管的栅极，以及与所述晶体管对相关联的第一时钟信号的反相信号被耦接到所述第二晶体管的栅极；

被耦接到所述第一输出节点的第一有源电感器负载；

被耦接到所述第二输出节点的第二有源电感器负载，其中所述第一有源电感器负载和所述第二有源电感器负载中的每个都包括负载晶体管和被耦接在所述负载晶体管的栅极与电流节点之间的电阻器；以及

对于所述第一有源电感器负载和所述第二有源电感器负载中的每个，所述相位内插器都包括被耦接在参考电压与所述负载晶体管的栅极之间的电容器。

2.根据权利要求1所述的相位内插器，其特征在于，所述电容器包括可编程电容器，所述可编程电容器能够基于工作频率实现所述相位内插器的线性。

3.根据权利要求2所述的相位内插器，其特征在于，对于所述第一有源电感器负载和所述第二有源电感器负载中的每个，所述电阻器是可编程电阻器，并且可选择所述电阻器的值和所述电容器的值以建立所述有源电感器负载的阻抗。

4.根据权利要求1-3中的任一项所述的相位内插器，其特征在于，所述相位内插器还包括多个电流阱，其中每个电流阱被耦接到对应的晶体管对，其中所述多个电流阱中的每一个电流阱被耦接成接收对应的控制信号，以使得能够独立控制所述多个电流阱中的电流。

5.根据权利要求1-3中的任一项所述的相位内插器，其特征在于，每个晶体管对包括与所述第一晶体管并联耦接的第一电流缩放晶体管和与所述第二晶体管并联耦接的第二电流缩放晶体管。

6.根据权利要求5所述的相位内插器，其特征在于，对于所述多个晶体管对中的每个晶体管对，所述相位内插器还包括被配置为控制所述第一晶体管和所述第二晶体管中的每一个晶体管中的电流的第一电流阱，以及被配置为控制所述第一电流缩放晶体管和所述第二电流缩放晶体管中的电流的第二电流阱。

7.根据权利要求6所述的相位内插器，其特征在于，所述第一有源电感器负载和所述第二有源电感器负载中的每一个有源电感器负载包括与所述负载晶体管并联耦接的负载电流缩放晶体管。

8.一种在集成电路中实施相位内插器以导出时钟信号的方法，其特征在于，所述方法包括：

实施多个晶体管对，每个晶体管对具有被耦接到第一输出节点的第一晶体管和被耦接到第二输出节点的第二晶体管；

在参考电压与所述第一输出节点之间配置第一有源电感器负载；

在所述参考电压与所述第二输出节点之间配置第二有源电感器负载；

对于每个晶体管对，将多个时钟信号中的第一时钟信号耦接到所述第一晶体管的栅极，并且所述第一时钟信号与所述晶体管对相关联；

对于每个晶体管对，将所述第一时钟信号的反相信号耦接到所述第二晶体管的栅极；以及

根据所述多个时钟信号生成输出时钟信号，其中在参考电压与所述第一输出节点之间配置第一有源电感器负载包括将第一电阻器耦接在第一负载晶体管的栅极与源极之间，以及在所述参考电压与所述第二输出节点之间配置第二有源电感器负载包括将第二电阻器耦接在第二负载晶体管的栅极与源极之间。

9.根据权利要求8所述的方法，其特征在于，所述方法还包括：对于所述第一有源电感器负载和所述第二有源电感器负载中的每一个，将电容器耦接在所述参考电压与所述负载晶体管的栅极之间。

10.根据权利要求9所述的方法，其特征在于，所述电容器包括可编程电容器，所述方法还包括基于工作频率编程所述电容器。