[发明专利]三维垂直存储器阵列单元结构及工艺

说明书

三维垂直存储器阵列单元结构及工艺。在示例性实施例中，单元结构包括字线、选择器层以及存储器层。字线、选择器层及存储器层形成垂直单元结构，在该垂直单元结构中，选择器层和存储器层中的至少一个被分段，以形成阻止字线上的潜行路径泄漏电流的分段。

优先权

本申请要求基于2015年11月24日提交的、申请号为62/259,589、及名称为“用于RRAM，PCM及其他存储器的三维垂直阵列单元结构(3D VERTICAL ARRAY CELL STRUCTURESFOR RRAM,PCM,AND OTHER MEMORIES)”的美国临时专利申请的优先权，在此通过引用其全部内容将其并入于此。

技术领域

本申请的示例性实施例主要涉及半导体和集成电路领域，并且尤其涉及存储器和存储设备。

背景技术

在三维(three-dimensional，3D)高密度存储器中，字线水平地运行且位线垂直地运行(或者反之亦然)的垂直阵列优于字线和位线均水平运行的交叉点阵列。例如，在垂直阵列中，字线运行在垂直于位线的平面的平面，而在交叉点阵列中，字线和位线运行在相同的或平行的平面。通过一起蚀刻穿透多个沉积层可以形成三维垂直阵列，其可以显著地减少制造成本。相反地，三维交叉点阵列需要逐层地进行图形蚀刻处理，因此制造成本较高。

与实现三维阵列相关联的一个问题被称为“潜行泄漏路径”(sneak leakagepath)问题。潜行泄漏路径允许电流在与截止的存储器单元相关联的字线上流动。尽管有技术解决了三维交叉点阵列中的该问题，但是希望有用于三维垂直阵列的有效的解决方案。

图1A示出传统的垂直单元线结构，其具有水平电极(字线)101、垂直电极(位线)102和选择器103。选择器103用于控制字线上的电流流动方向。一般的选择器可以是P-N二极管、肖特基二极管(Schottkydiode)、或具有电流流动方向的阈值行为的其他材料。还示出了存储器元件104，该存储器元件104可以是阻变式材料、相变式材料、和/或根据存储器类型的其他材料。

不幸地，该传统的垂直单元结构具有“潜行泄漏路径”问题。因为该单元的选择器层103与相邻的单元连接，并且选择器通常是导体，所以电流可以穿过选择器层103泄漏到未被选单元的字线，这就称为潜行潜通路泄漏。

图1B示出了图1A所示的传统的垂直单元结构在横截面线110处截取的横截面图。如图1B所示，有三个水平字线101a，101b和101c，以及一个垂直位线102。假设字线101b上的被选单元是截止单元，则存储器元件105具有非常高的电阻。因为选择器层103是导体，因此电流能够从位线102泄漏(如所示的在路径109)，穿过选择器层103，从字线101a上相邻的导通单元到达截止单元的字线101b，因此导致读取错误。例如，电流路径109示出了由于潜行泄漏路径问题，电流如何能够从位线102流动穿过选择器103到达未被选字线101b。

图2A示出了另一传统的垂直单元结构，其具有水平电极(字线)201、垂直电极(位线)202、选择器203和存储器204。图2B示出了图2A所示的垂直单元结构在横截面线210处截取的横截面图。和图1B所示的单元结构相似，潜行泄漏路径问题也可以存在于图2B所示的单元结构。例如，参考图2B，单元结构包括水平字线201a，201b，和201c、以及一个垂直位线202。假设字线201b上的单元是截止单元，以使存储器元件205具有非常高的电阻。由于选择器层203是导体的事实，电流能够从位线202泄漏(如示出的在路径209)，穿过选择器203，从字线201a上相邻的导通单元到达截止单元的字线201b，因此导致读取错误。

因此，希望有形成三维垂直存储器阵列的单元结构和工艺流程，以消除或减少潜行泄漏路径问题。

发明内容