[发明专利]获得具有提高的周期的包含嵌段共聚物的厚有序膜的方法

说明书

获得具有提高的周期的包含嵌段共聚物的厚有序膜的方法。本发明涉及一种获得沉积在表面上的具有提高的在纳米尺度上的周期(典型地>10nm)的包含嵌段共聚物(BCP)的组合物的厚有序膜(典型地>20nm)而不降低其他关键结构化参数(动力学、结构化缺陷、临界尺寸均匀性)的方法，无论取向如何(垂直于基底，平行于基底等)；该组合物具有在0.5和40之间的χ有效*N的乘积(其中χ有效＝所考虑的两个嵌段之间的弗洛里哈金斯参数，且N为这两个嵌段的总聚合度)。

本发明涉及一种获得沉积在表面上的具有提高的在纳米尺度上的周期(period)(典型地>10nm)的包含嵌段共聚物(BCP)的组合物的厚有序(ordered)膜(典型地>20nm)而不降低其他关键结构化参数(动力学、结构化缺陷、厚度、临界尺寸均匀性)的方法，无论取向如何(垂直于基底，平行于基底等)；该组合物在组合物的结构化温度下具有在10.5和40之间(包括端点)的χ有效*N的乘积(其中χ有效＝所考虑到嵌段之间的弗洛里哈金斯(Flory-Huggins)参数，且N为这些嵌段的总聚合度)。N可与通过GPC(凝胶渗透色谱法)测量的嵌段共聚物的峰值Mp处的分子量通过以下关系相关联：N＝Mp/m，其中m为单体的摩尔质量且对于数种单体：m＝∑(f_i*m_i)，其中f_i＝组分“i”的质量分数且m_i为其摩尔质量。

本发明还涉及由此获得的有序膜，其可特别地用作平版印刷(lithography)领域中的掩模，且本发明还涉及获得的掩模。

使用嵌段共聚物产生平版印刷掩模目前是已知的。虽然这项技术是有前景的，但其只有在由结构化过程导致的缺陷水平足够低且符合由ITRS建立的标准(http://www.itrs.net/)的情况下才可被接受。因此，似乎有必要提供这样的可用的嵌段共聚物，其结构化过程在给定的时间内产生尽可能少的缺陷以促进这些聚合物在比如微电子的应用中的工业化。另外，膜的厚度必须是足以(大于或等于20nm、优选大于40nm且更优选大于50nm)能够承受蚀刻过程，这有些时候伴随着典型地大于10nm、优选大于30nm且更优选大于50nm的提高的周期。

将其自身结构化为有序膜且呈现出足够的厚度(典型地大于20nm)的嵌段共聚物(BCP)是难以获得的，当这些BCP具有高分子量或高的嵌段间的相互作用参数(弗洛里哈金斯(χ))时。对于获得大于10nm的周期可观察到相同情况。获得足够的周期和厚度通常对于其他结构化参数(动力学、结构化缺陷、临界尺寸均匀性)是不利的。

申请人已经注意到，在10.5和40之间、优选在15和30之间且甚至更优选在17和25之间的χ有效*N的乘积的范围内，在结构化温度下，以及表征包含至少一种嵌段共聚物的组合物，可获得具有大于20nm的厚度和大于10nm的周期的膜，而不降低其他结构化特性(动力学、结构化缺陷、临界尺寸均匀性)。

术语“结构化”是指建立自组织化的相的过程，其中结构的取向是完全均匀的(例如相对于基底垂直，或平行)，或呈现出结构的取向的混合(垂直和平行)，且其具有一定的组织化程度，其可通过所属领域技术人员已知的任意技术量化。例如，但以非限制性的方式，在垂直的、六边形的、圆柱状的均匀相的情况中，可通过给定量的配位数缺陷定义此有序性(order)，或以准等价的方式，通过“晶粒尺寸”(“晶粒”为准完美的单晶，其中单元呈现出相似的周期性或准周期性的位置和平移有序性)定义此有序性。在自组织化的相呈现出其结构的取向的混合的情况中，可根据取向缺陷的量和晶粒尺寸定义该有序性；还认为该混合相是趋于均匀相的瞬态。

术语结构化时间是指，在由给定条件定义的自组织过程之后(例如在给定温度进行预定时间的热退火)，对于结构化达到定义的有序态(例如给定量的缺陷，或给定的晶粒尺寸)所需时间。