[发明专利]使用静电夹盘夹持及解夹持基板的方法及装置

说明书

公开对于静电夹盘的方法与设备的技术，此静电夹盘适合在高操作温度下操作。在一个示例中，提供一种基板支撑组件。基板支撑组件包含实质上碟形的陶瓷主体，陶瓷主体具有上表面、圆柱侧壁以及下表面。上表面经配置以支撑基板于上表面上，以在真空处理腔室中处理基板。圆柱侧壁界定陶瓷主体的外直径。下表面与上表面相对地设置。电极被设置在陶瓷主体中。电路被电连接至电极。电路包含DC夹紧电路、第一RF驱动电路以及第二RF驱动电路。DC夹紧电路、第一RF驱动电路以及第二RF驱动电路电耦合至电极。

技术领域

本文所说明的实施例总体上涉及用于形成半导体器件的方法与设备。更具体地，本文所说明的实施例总体上涉及在形成半导体器件中使用的静电夹盘。

背景技术

可靠地生产纳米特征与更小的特征，是半导体器件的下一代超大规模集成电路(VLSI)和极大规模集成电路(ULSI)的一个关键的技术挑战。然而，随着电路技术的限制推进，VLSI与ULSI互连技术的尺寸缩小，且已对工艺能力产生额外的要求。在基板上可靠地形成栅极结构，对于VLSI与ULSI的成功是重要的，且对于提升电路密度以及单独基板与管芯的质量的持续努力是重要的。

由Johnsen-Rahbek(JR)效应力的原理操作的静电夹盘(ESC)，常被用于在350摄氏度以下执行的应用中。为了降低制造成本，集成电路(IC)制造对于所处理的每一硅基板要求较高的产量以及较佳的器件良率与性能。对于目前开发的下一代器件正探索的一些制造技术需要在远高于350摄氏度的温度下进行处理，这可能非期望地导致基板翘曲，即超过200um。

为了防止此种过量翘曲，在膜沉积与器件处理的过程中，时常需要提升的夹持力以使基板平坦化并移除翘曲。然而，在基板支撑组件上用于夹持基板的传统ESC，在高于摄氏350度的温度下经历电荷泄漏，从而降低装置良率与性能。

在未夹持基板而执行的膜沉积工艺中，因为基板在处理过程中翘曲而展现背侧膜沉积，这显著地提升了由污染物所造成的光刻工具停机时间。于在基板上形成用于存储器装置中的栅极堆叠的多个膜层(即阶梯形膜堆叠)时，翘曲产生了更多问题。理想的栅极堆叠翘曲规格在于高温下沉积数个不同的材料层之后是中性翘曲或中性应力。通常而言，膜堆叠中利用更多层趋向于恶化基板的翘曲。因此，当前的基板支撑技术在制造阶梯形膜堆叠时限制了可在基板上形成的层的数量。

因此，需要适合以高于350摄氏度的处理温度使用的改良的基板支撑件。

发明内容

公开用于适合于在处理腔室中以高温操作的静电夹盘的方法与设备。

在一个示例中，提供一种基板支撑组件。基板支撑组件包含实质上碟形的陶瓷主体，陶瓷主体具有上表面、圆柱侧壁以及下表面。上表面经配置以支撑基板于该上表面上，以在真空处理腔室中处理基板。圆柱侧壁界定陶瓷主体的外直径。下表面与上表面相对地设置。电极被设置在陶瓷主体中。电路电连接至电极。电路包含DC夹紧电路、第一RF驱动电路以及第二RF驱动电路。DC夹紧电路、第一RF驱动电路与第二RF驱动电路与电极电耦合。

在另一示例中，提供处理腔室。处理腔室包含主体，主体具有围绕内部体积的壁与盖。基板支撑组件被设置在内部体积中。基板支撑件包含实质上碟形的陶瓷主体，陶瓷主体具有上表面、圆柱侧壁以及下表面。上表面经配置以支撑基板于该上表面上，以在真空处理腔室中处理基板。圆柱侧壁界定陶瓷主体的外直径。下表面与上表面相对地设置。电极被设置在陶瓷主体中。电路电连接至电极。电路包含DC夹紧电路、第一RF驱动电路以及第二RF驱动电路。DC夹紧电路、第一RF驱动电路与第二RF驱动电路与电极电耦合。

在又另一示例中，提供用于构建ESC的方法。方法包含在ESC材料内部插入金属电极，其中金属电极具有与ESC的基板支撑表面相当的尺寸，且实质上平行于基板支撑表面；以及将金属电极连接至电路，可通过此电路在电极处提供电荷，其中来自电极的电荷通过材料转移至ESC的基板支撑表面，且其中电路为将夹紧电压与电荷供应至金属电极的闭环电路系统。