[发明专利]垂直晶体管的可变栅极长度

说明书

一种用于制造垂直FET结构的方法包括：在将栅极沉积在半导体衬底上的第一垂直FET上之前，在半导体衬底上的第一垂直FET上沉积第一层。所述方法还包括在将栅极沉积在半导体衬底上的第二垂直FET上之前，在半导体衬底上的第二垂直FET上沉积第二层。所述方法还包括将第一垂直FET上的第一层蚀刻到比第二垂直FET上的第二层更低的高度。所述方法还包括在第一垂直FET和第二垂直FET两者上沉积栅极材料。所述方法还包括将第一垂直FET和第二垂直FET两者上的栅极材料蚀刻到共面高度。

背景技术

本发明总体上涉及半导体器件领域，并且更具体地涉及修改的栅极长度的形成。

半导体器件的制造涉及在半导体衬底(诸如硅晶片)之中和之上形成电子组件。这些电子组件可以包括一个或多个导电层，一个或多个绝缘层以及通过将各种掺杂剂注入到半导体衬底的各个部分中以形成特定电性质而形成的掺杂区域。半导体器件包括晶体管，电阻器，电容器等，中间和上覆的金属化图案处于变化的水平，被电介质材料分开，电介质材料互连半导体器件以形成集成电路。

诸如金属氧化物半导体FET(MOSFET)之类的场效应晶体管(FET)是常用的半导体器件。通常，FET具有三个端子，即，栅极结构(或栅极叠层)，源极区域和漏极区域。在一些情况下，半导体的主体可以被认为是第四端子。栅极叠层是用于通过电场或磁场来控制输出电流(即，FET的沟道部分中的载流子的流动)的结构。衬底的沟道部分是当半导体器件导通时变得导电的半导体器件的源极区和漏极区之间的区域。源极区域是半导体器件中的掺杂区，大部分载流子从该区域流入沟道部分。漏极区域是半导体器件中位于沟道部分末端的掺杂区域，其中载流子从源极区域经由沟道部分流入并通过漏极区域流出半导体器件。导电插头或触点电耦合到每个端子。一个接触到源极区域，一个接触到漏极区域，一个接触到栅极堆叠。

多栅极器件或多栅极场效应晶体管(MuGFET)是指MOSFET(金属氧化物半导体场效应晶体管)，其包含多于一个栅极进入单个设备。多个栅极可以由单个栅极电极控制，其中所述多个栅极表面作为单个栅极或通过独立的栅极电极起作用。采用独立栅极电极的多栅极器件有时被称为多独立栅场效应晶体管(MIGFET)。

发明内容

本发明的一个方面公开了一种用于制造场效应晶体管(FET)结构的方法。所述方法包括在半导体衬底上的第一垂直FET上沉积栅极之前，在半导体衬底上的第一垂直FET上沉积第一层。所述方法还包括在半导体衬底上的第二垂直FET上沉积栅极之前，在半导体衬底上的第二垂直FET上沉积第二层。所述方法还包括将第一垂直FET上的第一层蚀刻到比第二垂直FET上的第二层更低的高度。所述方法还包括在第一垂直FET和第二垂直FET两者上沉积栅极材料。所述方法还包括将第一垂直FET和第二垂直FET两者上的栅极材料蚀刻到共面高度。

本发明的另一方面公开了一种用于制造场效应晶体管(FET)结构的方法。所述方法包括在半导体衬底上的第一垂直FET上沉积第一层栅极材料。所述方法还包括在半导体衬底上的第二垂直FET上沉积第二层栅极材料。所述方法还包括其中第一层的底部和第二层的底部共面。所述方法还包括蚀刻第一垂直FET上的第一层栅极材料。所述方法还包括蚀刻第二垂直FET上的第二层栅极材料。所述方法还包括其中第一层栅极材料的顶部和第二层栅极材料的顶部不共面。

本发明的另一方面公开了一种场效应晶体管(FET)结构。FET结构包括形成在半导体衬底上的第一垂直场效应晶体管(FET)和形成在半导体衬底上的第二垂直FET。所述结构还包括具有与第二垂直FET的栅极高度共面的栅极高度的第一垂直FET。所述结构还包括第一垂直FET，其包括在第一垂直FET上的栅极下方的第一层。所述结构还包括第二垂直FET，其包括在第二垂直FET上的栅极下方的第二层。所述结构还包括其中第一垂直FET上的栅极下方的第一层和第二垂直FET上的栅极下方的第二层包括第一半导体材料。所述结构还包括其中第二垂直FET上的栅极下方的层不与第一垂直FET上的栅极下方的层共面。所述结构还包括其中第一垂直FET上的栅极的底部不与第二垂直FET上的栅极的底部共面。