[发明专利]功率半导体装置以及功率半导体装置的制造方法

说明书

本发明的功率半导体装置100，具有超级结结构，包括：低电阻半导体层112、n^‑型柱形区域113、p^‑型柱形区域115、基极区域116、沟槽118、栅极绝缘膜120、栅电极122、源极区域124、层间绝缘膜126、接触孔128、金属塞130、p⁺型扩散区域、源电极134、以及栅极焊盘电极135，并且，有源元件部R1，在距离栅极焊盘部R2最近的规定的p^‑型柱形区域115A，与与沟槽118接触的n^‑型柱形区域113中距离栅极焊盘部R2最近的规定的n^‑型柱形区域113A之间，具备n^‑型柱形区域113B。本发明的功率半导体装置，是一种符合低成本化以及小型化要求的，并且能够在维持高耐压的同时降低导通电阻的，具有高击穿耐量的功率半导体装置。

技术领域

本发明涉及功率半导体装置以及功率半导体装置的制造方法。

背景技术

近年来，伴随着对电子器件的低成本化以及小型化的要求，微细化的功率MOSFET被普遍需求。作为这样的功率MOSFET，如图17所示，可以想到是一种通过金属塞(Plug)930将源电极934与源极区域924之间电气连接的功率MOSFET900(作为使用金属塞的半导体装置，例如参照专利文献1)。

背景技术所涉及的功率MOSFET900，是一种：具有由交互排列的n^-型柱形区域913以及p^-型柱形区域915所构成的超级结(Super Junction)结构的，并且划分有：从作为n^-型柱形区域913以及p^-型柱形区域915的表面侧的上端面侧(以下也简称为上端面侧)看作为形成有源电极934的区域的有源元件部R1、以及从上端面看作为形成有栅极焊盘(gatepad)电极935的区域的栅极焊盘部R2，的功率半导体装置。

有源元件部R1，包括：n⁺型低电阻半导体层912；沿规定的方向按规定的间隔排列的多个n^-型柱形区域913；沿规定的方向与n^-型柱形区域913交互排列的多个p^-型柱形区域915；形成于n^-型柱形区域913以及p^-型柱形区域915表面的p型基极区域916；形成于从上端面侧看存在有n^-型柱形区域913的区域内的，并且被形成为：在贯穿p型基极区域916后直至到达n^-型柱形区域913的深度位置上的沟槽918；形成于沟槽918的内周面上的栅极绝缘膜920；经由栅极绝缘膜920埋设至沟槽918内部的栅电极922；配置于p型基极区域916的表面的，并且被形成为至少一部分暴露在沟槽918的内周面上的n⁺型源极区域924；至少覆盖n⁺型源极区域924、栅极绝缘膜920、以及栅电极922的层间绝缘膜926；形成于从上端面侧看存在有p^-型柱形区域915的区域内的，并且贯穿层间绝缘膜926后至少到达p型基极区域916的接触孔928；在接触孔928的内部填充规定的金属后形成的金属塞930；被形成为与金属塞930的底面接触的，并且比p型基极区域916掺杂物浓度更高的p⁺型扩散区域932；形成于层间绝缘膜926上的，并且经由金属塞930与p型基极区域916、n⁺型源极区域924、以及p⁺型扩散区域932电气连接的源电极934；以及形成于低电阻半导体层912表面的漏电极936。

栅极焊盘部R2，包括：低电阻半导体层912；n^-型柱形区域913；p^-型柱形区域915；p型基极区域916；层间绝缘膜926；形成于层间绝缘膜926上的栅极焊盘电极935；以及形成于低电阻半导体层912上的漏电极936(作为具有超级结结构的，并且划分有有源元件部以及栅极焊盘部的功率半导体装置，例如，参照专利文献2)。