[发明专利]用单独的字线和擦除栅形成闪存存储器的方法

说明书

本发明公开了一种形成非易失性存储器单元的方法，所述方法包括在衬底中形成间隔开的第一区和第二区，将沟道区限定在其间。浮栅形成在所述沟道区的第一部分上方并且在所述第一区的一部分上方，其中所述浮栅包括设置在所述第一区上方的锋利边缘。隧道氧化物层形成在所述锋利边缘周围。擦除栅形成在所述第一区上方，其中所述擦除栅包括面向所述锋利边缘的凹口，并且其中所述凹口通过所述隧道氧化物层与所述锋利边缘绝缘。字线栅形成在所述沟道区的与所述第二区相邻的第二部分上方。在所述隧道氧化物层和所述擦除栅的所述形成之后执行所述字线栅的所述形成。

相关专利申请

本申请要求2015年10月21日提交的美国临时申请62/244,688的权益，并且该申请以引用方式并入本文。

技术领域

本发明涉及非易失性存储器设备，并且更具体地讲，涉及存储器单元形成的优化。

背景技术

非易失性存储器设备在本领域中是熟知的。例如，分裂栅存储器单元在美国专利5,029,130中有所公开（该专利出于所有目的以引用方式并入本文）。该存储器单元具有浮栅和控制栅，该控制栅设置在衬底的沟道区上方并且控制该沟道区的导电性，该沟道区在源极区和漏极区之间延伸。还已知在与低电压(LV)逻辑器件和/或高电压(HV)逻辑器件相同的晶圆上形成此类存储器单元，其中存储器单元和逻辑器件可共享公共元件或材料层。

按比例缩小存储器单元的尺寸存在若干挑战。例如，已知在存储器单元的控制栅和HV逻辑器件的逻辑门下方使用相同的氧化物（具有相同的厚度）。然而，随着单元扩散（有源区域）收缩，存储器单元电流将变得太低，并且减小控制栅长度以增加单元电流将增加阵列泄漏，使得难以减小控制栅的长度。此外，控制栅用于通过分离控制栅和浮栅的隧道氧化物来擦除存储器单元。然而，如果隧道氧化物与HV器件氧化物有关，则减小氧化物厚度可能导致数据保持失效。

美国专利7,868,375公开了分裂栅存储器单元，该分裂栅存储器单元具有四个栅极：一起控制沟道区的两个部分的浮栅和选择栅（也称为字线或字线栅）、浮栅上方的耦合栅、以及源极区上方的擦除栅。然而，考虑到浮栅上方的额外栅极，按比例缩小该存储器单元配置的尺寸是困难的。

发明内容

先前提到的问题和需要由通过以下方式形成非易失性存储器单元的方法来解决：在第一导电类型的衬底中形成第二导电类型的间隔开的第一区和第二区，将沟道区限定在其间；形成设置在沟道区的第一部分上方且与该第一部分绝缘并且设置在第一区的一部分上方的浮栅，其中浮栅包括设置在第一区上方的锋利边缘；在锋利边缘周围形成隧道氧化物层；将擦除栅形成在第一区上方并且与该第一区绝缘，其中擦除栅包括面向锋利边缘的凹口，并且其中凹口通过隧道氧化物层与锋利边缘绝缘；并且形成设置在沟道区的与第二区相邻的第二部分上方并且与该第二部分绝缘的字线栅，其中在隧道氧化物层的形成以及擦除栅的形成之后执行字线栅的形成。

通过查看说明书、权利要求书和附图，本发明的其他目的和特征将变得显而易见。

附图说明

图1A-图20A是沿列方向的侧面剖视图，示出形成本发明的存储器单元的步骤。

图1B-图13B是沿行方向的侧面剖视图，示出形成本发明的存储器单元的步骤。

图1C-图5C是示出形成本发明的存储器单元的步骤的透视图。

图21是示出用于读取、擦除和编程目标存储器单元的示例性操作电压的图表。

图22-图29示出使用高K金属栅极(HKMG)的替代实施方案中的处理步骤。

图30A-图34A示出用于形成浮栅的光刻技术。

图30B-图34B示出用于形成浮栅的自对准STI技术。

图30C-图34C示出用于形成浮栅的CMP技术。

具体实施方式