[发明专利]配备有存储器中的处理和窄访问端口的计算机设备

说明书

本发明涉及一种计算机设备，其包括：第一处理装置(202)；多个存储器电路(204)，多个存储器电路中的第一存储器电路包括一个或更多个另外的处理装置(206)；数据总线(DATA)，其将第一处理装置(202)耦接至存储器电路(204)中的每一个，每个存储器电路(204)都具有宽度为m位的数据端口，并且数据总线宽度为n位，n大于m，第一处理装置和/或另外的电路(208)适于通过将第一地址转换为多个第二地址并且通过在第一存储器电路中凭借多个存储器访问操作而执行n位数据值的读取或写入操作，来在第一存储器电路(204)中读取或写入n位数据值，其中多个第二地址对应于第一存储器电路中的m位存储器位置。

本专利申请要求法国专利申请FR15/59321和FR16/50186的优先权，其被看作是本说明书的组成部分。

技术领域

本发明涉及“存储器中的处理”的领域，具体地涉及一种计算机设备和一种涉及存储器电路的方法，该存储器电路包括一个或更多个处理器和宽度较小的数据总线。

背景技术

现代计算机通常包括处理电路，其通常以片上系统(SoC)的形式实现并且耦接至一个或更多个动态随机存取存储器电路(DRAM)。通常需要周期性更新操作的这种存储器能够实现密集且相对快速的访问，并且因此被用作多数计算机中的RAM中的主要数据存储设备。然而，在SoC与 DRAM电路之间要传输的数据量是不断增长的，而这种数据传输会使计算机的运行减缓并且导致能耗相对增大。

已经提出的一种解决方案在于提供集成有一个或更多个处理器的 DRAM电路，以及位于SoC中的主处理器。这种解决方案由于允许向 DRAM的处理器赋予某些数据处理任务使得在避免DRAM电路与主处理器之间的数据传输的情况下实现这些任务，而降低了DRAM电路与主处理器之间的数据传输量。

使用位于存储器芯片中的数据处理器的一个困难在于，每个存储器芯片不能知晓主处理器的总线的总体宽度。实际上，在实践中通常提供一组存储器芯片，每个存储器芯片耦接到主处理器的数据总线的相应的块 (slice)。将数据总线分成多个块的优势在于芯片盒可以具有较窄的数据端口，这意味着较少的引脚以及降低的能耗。另外，窄数据端口使得构建大容量存储器系统，而无需额外的缓冲放大器芯片，使用该缓冲放大器芯片会增加成本、能耗、等待时间并且减小工作频率和通带。由于每个存储器芯片的窄数据端口，存储器芯片的处理器将无法处理在主处理器的总宽度上提供的数据。

因此，存在这一技术问题：如何获得一种能够在具有窄数据总线的存储器芯片中实现存储器中的处理的系统。

发明内容

本说明书的一个实施方式的目的是至少部分地解决一个或更多个现有技术问题。

根据一个方面，提供了一种计算机设备，包括：第一处理装置；多个存储器电路，多个存储器电路中的至少一个第一存储器电路包括一个或更多个另外的处理装置；数据总线，其将第一处理装置耦接到存储器电路中的每一个，其中，每个存储器电路具有宽度为m位的数据端口和宽度为n 位的数据总线，n大于m，每个存储器电路的数据端口例如耦接至数据总线的相应的m位块，第一处理装置适于提供要借助数据总线读取或写入的n位数据值的一个或更多个第一地址，其中，第一处理装置和/或另外的电路适于通过将第一地址转换成与第一存储器电路中的m位存储器位置相对应的多个第二地址并且通过凭借多个存储器访问操作在第一存储器电路中对n位数据值进行读取和写入操作，来在第一存储器电路中读取或写入n位数据值，其中，多个第二地址中的至少两个是相邻地址。

根据一个实施方式，每个另外的处理装置包括被配置成根据由第一处理装置提供的命令而对由第一存储器电路存储的数据执行处理操作的一个或更多个处理器。

根据一个实施方式，数据总线的宽度n是每个存储器电路的数据端口的宽度m的p倍，并且存在p个存储器电路。