[发明专利]配备有存储器中的处理和窄访问端口的计算机设备

权利要求书

1.一种计算机设备，包括：

第一处理器(202)；

多个存储器电路(204)；

数据总线(DATA)，其将所述第一处理器(202)耦接至所述存储器电路(204)中的每个存储器电路，其中，所述存储器电路(204)中的每个存储器电路具有数据端口，所述数据端口具有m位的宽度，并且所述数据总线具有n位的宽度，其中n大于m，所述存储器电路(204)中的每个存储器电路的所述数据端口耦接到所述数据总线的相应的m位块，所述第一处理器(202)能够向要经由所述数据总线读取或写入所述多个存储器电路(204)的n位数据值提供一个或更多个第一地址，

其中，所述多个存储器电路(204)中的至少第一存储器电路包括一个或更多个另外的处理器(206)，所述一个或更多个另外的处理器能够：

访问所述第一存储器电路的数据字，所述第一存储器电路的数据端口的宽度m小于所述数据字，和

对所述数据字执行操作，

其中，所述第一处理器和/或另外的电路(208)被配置成通过如下在所述第一存储器电路(204)中读取或写入所述n位数据值：

将所述第一地址转换成与所述第一存储器电路中的m位存储器位置相对应的多个第二地址，所述多个第二地址中的至少两个第二地址是相邻的地址；和

通过多个存储器访问操作，在所述第一存储器电路中对所述n位数据值进行读取或写入操作。

2.根据权利要求1所述的计算机设备，其中，所述一个或更多个另外的处理器(206)中的每一个被配置成基于由所述第一处理器提供的命令而对由所述第一存储器电路(204)存储的数据执行处理操作的一个或更多个处理器。

3.根据权利要求1或2所述的计算机设备，其中，所述数据总线的宽度n是每个存储器电路的数据端口的宽度m的p倍，并且其中，存在p个存储器电路。

4.根据权利要求1或2所述的计算机设备，其中，所述地址转换包括地址重排，使得所述一个或更多个第一地址的一个或更多个最高有效位变成指派所述第一存储器电路的所述多个第二地址的一个或更多个最低有效位。

5.根据权利要求1或2所述的计算机设备，其中，所述一个或更多个第一地址是在所述第一处理器的寻址空间中的地址，并且所述多个第二地址是在所述一个或更多个另外的处理器的局部寻址空间中的地址，其中所述局部寻址空间是线性的或者针对每个段是线性的。

6.根据权利要求1或2所述的计算机设备，还包括数据高速缓存(1000)，以及能够对所述数据高速缓存(1000)的一条或更多条线(L0，L1，L2)进行高速缓存线重排的数据重排电路(1001，1116)，所述数据高速缓存(1000)包括高速缓存线，每条所述高速缓存线均存储多个数据字，每个数据字包括多个数据字节，并且其中，所述高速缓存线重排将形成所述数据字中的第一数据字的字节存储到所述高速缓存的与所述第一存储器电路相关联的存储位置中。

7.根据权利要求6所述的计算机设备，其中，所述数据高速缓存(1000)经由数据总线耦接到所述存储器电路(204)，并且其中，所述数据重排电路是耦接在所述数据总线与所述数据高速缓存(1000)之间的字节转置电路(1116)，并且能够实现被存储在所述高速缓存中或者从所述高速缓存载入的每个数据值的高速缓存线重排。

8.根据权利要求1或2所述的计算机设备，其中，所述第一处理器和/或所述另外的电路(208)能够确定所述一个或更多个第一地址是否落入与所述一个或更多个另外的处理器(206)相关联的地址段中，并且如果所述一个或更多个第一地址落入所述地址段中则进行地址转换。

9.根据权利要求1或2所述的计算机设备，其中，所述第一地址的多个最低有效位与所述第二地址之一的多个最低有效位相同。