[发明专利]3D NAND字线中用于增强的氟保护和应力减少的坚固的成核层

权利要求书

1.一种制造半导体器件的方法，包括：

在基板上形成包括绝缘层和牺牲材料层的交替层的堆叠；

穿过堆叠形成多个存储器开口；

在所述多个存储器开口中形成存储器堆叠结构，所述存储器堆叠结构中的每一个从外向内包括存储器材料层、隧穿电介质层、和半导体沟道；

穿过交替层的堆叠形成背侧通孔沟槽；

通过采用穿过背侧通孔沟槽引入的蚀刻剂来移除对绝缘层有选择性的牺牲材料层来形成背侧凹陷；

在背侧凹陷中沉积含硅成核层；以及

在所述含硅成核层的沉积之后在背侧凹陷中形成至少一个钨层；

其中存储器堆叠结构的控制栅电极形成在背侧凹陷的级处；并且

其中，控制栅电极中的每一个包括至少一个钨层的部分，

其中所述方法包括选自以下的至少一个特征：

第一特征，包括以下的附加步骤：将牺牲钨层直接沉积在所述含硅成核层上；以及通过将所述牺牲钨层和所述含硅成核层反应来形成硅化钨层，其中，所述至少一个钨层被直接沉积在所述硅化钨层上；

第二特征，所述至少一个钨层包括具有低于百万分之1.0的氟浓度的第一钨层，以及具有大于百万分之3.0的氟浓度并且通过所述第一钨层与所述存储器堆叠结构间隔开的第二钨层；

第三特征，包括以下的附加步骤：通过在所述至少一个钨层的形成之前、将所述含硅成核层暴露于不含用作还原剂的含氢气体的含钨前驱气体以将所述含硅成核层的至少部分转换为钨成核层；以及

第四特征，所述含硅成核层被沉积为共形非晶硅层，并且所述方法还包括通过穿过背侧通孔沟槽引入蚀刻剂来各向异性地蚀刻所述共形非晶硅层，其中形成具有随着离背侧通孔沟槽的横向距离而增加的可变厚度的可变厚度硅层。

2.如权利要求1所述的方法，其中，所述含硅成核层包括非晶含硅成核层，所述非晶含硅成核层包括至少两个原子单层的非晶硅。

3.如权利要求2所述的方法，还包括将导电金属氮化物层沉积在所述背侧凹陷中，其中所述含硅成核层被沉积在所述导电金属氮化物层上。

4.如权利要求2所述的方法，还包括将背侧阻挡电介质层沉积在所述背侧凹陷中，其中所述含硅成核层被沉积在所述背侧阻挡电介质层上。

5.如权利要求4所述的方法，还包括将导电金属氮化物层直接沉积在所述背侧阻挡电介质层上，其中所述含硅成核层被沉积在所述导电金属氮化物层上。

6.如权利要求4所述的方法，其中所述含硅成核层被直接沉积在所述背侧阻挡电介质层上。

7.如权利要求1所述的方法，其中所述控制栅电极包括所述含硅成核层的部分。

8.如权利要求1所述的方法，还包括：通过在图案化至少一个钨层之前将含硅成核层的至少部分与至少一个钨层的表面部分反应以形成硅化钨层。

9.如权利要求1所述的方法，其中所述方法包括所述第一特征。

10.如权利要求1所述的方法，其中，所述至少一个钨层包括具有在原子浓度上低于百万分之1.0(p.p.m.)的氟浓度的无氟钨层。