[发明专利]自适应负位线写入辅助

说明书

具有写入辅助电路的SRAM，其对对模型化存储器单元的写入操作是通过释放负位线升压而成功的指示作出响应。所述写入辅助电路包括电容，其一个端子在写入操作期间连接到放电位线且使其另一端子浮置以在完成对所述模型化存储器单元的写入操作时终止负位线升压。

相关申请的交叉引用

本申请要求2015年9月22日提交的美国专利申请第14/860,916号的权益。

技术领域

本申请涉及存储器，且更具体地说，涉及具有自适应负位线写入辅助的存储器。

背景技术

静态随机存取存储器(SRAM)位单元包含一对交叉耦合的反相器。每个交叉耦合的反相器包含可对真实(Q)数据节点或补充(QB)数据节点充电的PMOS晶体管。所述Q节点通过NMOS存取晶体管耦合到位线，而QB数据节点通过另一NMOS存取晶体管耦合到补充位线。在改变所述位单元的二进制内容的写入操作期间，PMOS晶体管中的一个起初将接通且对其数据节点充电，而对应存取晶体管正尝试通过对应位或补充位线对同一节点放电。因此，NMOS存取晶体管在反相器中相对于对应PMOS晶体管必须相对强，以使得不管与PMOS晶体管的斗争如何，数据节点都可相对迅速地放电。为了强化NMOS存取晶体管，常规的是在写入操作期间对对应位线提供负电压，而不是仅使此位线接地。此负电压提高NMOS存取晶体管相较于反相器PMOS晶体管的强度，以使得NMOS存取晶体管可使对应数据节点迅速放电。

耦合电容器常规地用于将负电压提供到位线。这可能难以解决，因为对位线的负升压不仅取决于耦合电容而且取决于位线电容，所述位线电容将视给定存储器配置中位单元的数目和过程拐点而变化。取决于存储器配置和过程拐点，负升压可能太小，从而导致写入故障。相反地，负升压可能太大，从而导致装置损坏。

因此，在所属领域中需要改进型负位线辅助架构。

发明内容

为了释放负位线升压，存储器具有写入辅助电路。所述写入辅助电路包含具有耦合到负位线升压端子的第一端子的电容器以用于在对存取存储器单元的写入操作期间将负位线升压提供到位线对中的放电位线。写入辅助电路中的反相器驱动电容器的第二端子以起始对放电位线的负位线升压。开关耦合于反相器的接地端子与接地之间。所述开关被配置成响应于升压跟踪信号而断开以便使接地端子与接地分离，所述升压跟踪信号响应于对虚设存储器单元的成功写入操作的完成而确证。虚设存储器单元经配置以使得所述成功写入操作与对存取存储器单元的成功写入操作大体上同时完成。

反相器的接地端子的分离致使电容器的端子浮置，以便终止对放电位线的负位线升压。这是相当有利的，因为对于存储器来说无论特定过程、电压或温度拐点如何，在完成对存取存储器单元的成功写入操作时的所得变化都将被一或多个虚设存储器单元仿效。所述结果为负位线升压的持续时间经时控以便在完成对存取存储器单元的成功写入操作之后被释放。具有太短或太长的负位线升压的常规问题因此得以解决。

通过以下具体实施方式可以更好地了解这些和其它有利特征。

附图说明

图1为根据本公开的一方面的写入辅助电路的电路图。

图2为根据本公开的一方面的写入检测电路的电路图。

图3为根据本公开的一方面的包含图1的写入辅助电路和图2的写入检测电路的存储器的图。

图4为根据本公开的一方面的虚设存储器单元的图。

图5为根据本公开的一方面的自适应负位线升压方法的流程图。

通过参考如下具体实施方式最佳理解本发明的实施例和其优点。应了解，相同参考标号用于识别图式中的一或多个中说明的相同元件。

具体实施方式