[发明专利]伪双端口存储器

权利要求书

1.一种存储器，包括：

多个存储器单元，被配置为在第一模式下在存储器周期中支持读取操作和写入操作以及在第二模式下在所述存储器周期中支持只写操作；以及

控制电路，被配置为生成用于所述读取操作的读取时钟和用于所述写入操作的写入时钟，所述读取时钟与所述写入时钟分开，其中所述控制电路包括：读取时钟电路，被配置为响应于在所述第一模式下的所述存储器周期的开始而生成所述读取时钟，并且在所述读取操作完成时重置所述读取时钟；以及写入时钟电路，包括：第一电路，所述第一电路的输出被配置为响应于所述存储器周期的开始而被设置，并在所述写入操作完成时被重置；以及第二电路，所述第二电路被配置为：在所述第一模式下在所述第一电路的输出被设置并且所述读取时钟处于重置状态时、以及在所述第二模式下所述存储器周期的开始时，生成所述写入时钟。

2.根据权利要求1所述的存储器，其中所述控制电路还被配置为：通过响应于在所述第一模式下所述读取时钟的重置而设置所述写入时钟来生成所述写入时钟。

3.根据权利要求1所述的存储器，其中所述控制电路还被配置为：通过响应于在所述第二模式下所述存储器周期的开始而设置所述写入时钟来生成所述写入时钟。

4.根据权利要求1所述的存储器，其中所述写入时钟电路还被配置为当所述写入操作完成时重置所述写入时钟。

5.根据权利要求1所述的存储器，其中：

所述第一电路包括锁存器；并且

所述第二电路包括用于选通所述第一电路的输出和所述读取时钟的逻辑。

6.一种访问存储器的方法，所述存储器包括多个存储器单元，所述多个存储器单元被配置为在第一模式下在存储器周期中支持读取操作和写入操作以及在第二模式下在所述存储器周期中支持只写操作，所述方法包括：

在所述第一模式下，生成用于所述读取操作的读取时钟和用于所述写入操作的写入时钟，其中所述写入时钟响应于在所述第一模式下所述读取时钟的重置而被生成，所述读取时钟与所述写入时钟分开，其中生成所述写入时钟包括：响应于所述存储器周期的开始而设置输出，以及在所述写入操作完成时重置所述输出；以及在所述第一模式下，在所述输出被设置并且所述读取时钟处于复位状态时，设置所述写入时钟；以及

在所述第二模式下，响应于所述存储器周期的开始来生成用于所述写入操作的写入时钟。

7.根据权利要求6所述的方法，其中：

在所述第一模式下生成所述读取时钟包括：响应于所述存储器周期的开始来设置所述读取时钟，以及当所述读取操作完成时重置所述读取时钟；并且

在所述第一模式下生成所述写入时钟包括：响应于所述读取时钟的重置来设置所述写入时钟，以及当所述写入操作完成时重置所述写入时钟。

8.根据权利要求6所述的方法，其中在所述第二模式下生成所述写入时钟包括：响应于所述存储器周期的开始来设置所述写入时钟，以及当所述写入操作完成时重置所述写入时钟。

9.一种存储器，包括：

多个存储器单元，被配置为在第一模式下在存储器周期中支持读取操作和写入操作以及在第二模式下在所述存储器周期中支持只写操作；以及

控制电路，被配置为生成用于所述读取操作的读取时钟和用于所述写入操作的写入时钟，所述读取时钟与所述写入时钟分开，其中所述控制电路包括：读取时钟电路，被配置为响应于在所述第一模式下的所述存储器周期的开始而生成所述读取时钟，并且在所述读取操作完成时重置所述读取时钟；以及写入时钟电路，被配置为响应于在所述第一模式下所述读取时钟的重置、以及在所述第二模式下所述存储器周期的开始，生成所述写入时钟，其中在所述第一模式下，所述写入时钟的定时是所述读取时钟的定时的函数，并且其中与在所述第一模式下相比，在所述第二模式下所述写入时钟在所述存储器周期中较早地出现。