[发明专利]硅前设计规则评估

说明书

大致描述了一种用于开发用于制造工艺的设计规则集合的方法，在开发中包括：针对用于制造工艺的多个候选DRUT中的每一个，基于DRUT布局逻辑单元，逻辑单元具有至少一个晶体管和至少一个互连，根据制造工艺和布局仿真逻辑单元的制造，访问逻辑单元结构的行为，包括表征第一晶体管和第一互连的组合行为，根据表征的行为评估逻辑单元结构的性能，并且与DRUT的指示相关联地在数据库中记录指示逻辑单元的性能的值。数据库可用于选择用于制造工艺的最佳DRUT。

相关申请的交叉参考

本申请在35U.S.C.§119(e)下要求2015年8月3日由Victor Moroz、Karim ElSayed、Terry Sylvan Kam-Chiu Ma、Xi-Wei Lin和Qiang Lu提交的标题为“PRE-SILICONDESIGN RULE EVALUATION”的美国临时申请第62/200,586号的优先权，其内容结合于此作为参考。

技术领域

本发明涉及用于开发用于集成电路制造工艺的设计规则集合的系统和方法，甚至在已经充分开发制造工艺来实际制造集成电路器件之前。

背景技术

当创建新的半导体制造技术时，工艺开发工具包的关键部分是设计规则的集合。设计规则是由半导体制造商提供的规则集合，其指定布局的特征之间的最小或最大几何关系。半导体制造工艺总是具有一些可变形，并且设计规则的目的是确保在布局几何中包括足够的裕度来使可变形将导致产量损失的可能性最小化。设计规则的几何专用于特定的半导体制造工艺，因此针对每种新的工艺或者显著的工艺变化，为设计者提供新规则。

设计规则的范围从非常简单到非常复杂。例如，简单的设计规则是最小化边缘-边缘间隔。这是单层中的两个特征之间的最小间隔，将相互接近的两个特征的边缘设置得大于指定最小间隔的布局的风险在于，这两个特征将在实际使用该布局制造的一些或所有器件上相互接触。许多设计规则针对特定参数指定多于一个的值，诸如“绝对最小”间隔和“优选最小”间隔。更复杂的规则包括线末端间隔规则，例如其指定线末端与其相邻几何之间的最小间隔，并且可以取决于许多因素，诸如线的宽度、附近是否有另一平行线等。设计规则还可以指定对不同层中的边缘的约束。例如，一种规则指定一层上的形状必须延伸经过第二层上的形状的最小距离。设计规则集合通常还包括面积规则，诸如岛状件的最小面积或者层中的孔的最小面积。它们还可以包括通孔规则，这指定对通孔层中的几何尺寸的约束、通孔上方的“覆盖”层中的岛状件以及通孔下方的“覆盖”层中的岛状件。

集成电路布局引擎通常试图优化电路设计的布局。然而，它们受限于制造厂商提供的设计规则。因此，可以看出，如果制造厂商可以优化其设计规则，则设计者将能够从他们的集成电路器件中得到更好的性能和/或更小的功率或面积。因此，制造者努力工作以开发用于他们的制造工艺的设计规则的优选集合。

由于难以预测改变不同的设计规则对电路性能的影响，所以设计规则的开发通常涉及试验和错误。制造和评估多种测试结构，并且进行调整以改变用于写一次迭代的结构。然而，对于新开发的工艺或者显著改变的工艺，不能在技术开发的早期制造可靠的测试结构。

因此，实际上，从现有工艺开始，通过保守的外推法进行用于新工艺或显著变化工艺的许多设计规则判定，导致设计规则不必要地严格，因此损失了潜在的性能/面积增益。

发明内容

在新的或显著改变的半导体制造工艺的开发前期改进设计规则的开发的机会是存在的。

大概描述，与模块库单元的预测3D TCAD特性组合使用黑盒行为模型方法，以得到环形振荡器的仿真性能的设计规则的特定集合。