[发明专利]基于功率密度的时钟单元间距

说明书

本文中公开了用于基于功率密度的时钟单元间距以及结果所得的集成电路(IC)的技术。在一个示例中，这些技术确定不同类型的时钟单元的功率使用密度，因为功率使用密度与热和IR降有关。随着每一类型的时钟单元的功率使用密度被确定，这些技术为每一类型的时钟单元指派禁布区，该禁布区并非所有类型的时钟单元都是固定的。这些区域反而基于与针对每一类型的时钟单元的估计的功率使用密度相对应的热和IR降。时钟单元随后被放置在IC的布局中。结果所得的IC具有被充分间隔开以降低热和IR降，同时具有极好的时序收敛和性能的时钟单元。

相关申请的交叉引用

本申请要求于2015年9月11日提交的题为“POWER-DENSITY-BASED CLOCK CELLSPACING(基于功率密度的时钟单元间距)”的美国专利申请No.14/852,340的权益，其通过援引全部明确纳入于此。

背景

公开领域

本公开一般涉及集成电路(IC)的物理设计，并且更具体地涉及在IC中基于时钟单元的功率密度来分布这些时钟单元。

相关技术描述

大多数集成电路(IC)包括高功率和低功率单元，诸如高功率时钟单元和低功率数据单元。为了增加高级半导体处理节点中的IC性能，这些单元被越来越密集地间隔开。除了该密集间隔各单元的一般趋势以外，通过将各时钟单元密集地封装在一起还改善了IC性能。然而，时钟单元的这种密集聚集可在IC设计中导致本地动态热点，这增加了热逸溃(thermal runway)和大量IR降的可能性。

一种处置该问题的传统方式是使各时钟单元间隔开一间距值。然而，这样做牺牲了IC设计的性能。由于难以发现最优的间距值，因此牺牲了性能。较小的间距值仍可导致热逸溃和IR降，而较大的间距值可导致时序收敛问题并降低性能。

概述

在一示例方面，公开了一种集成电路。该集成电路(IC)包括：具有第一禁布区的多个第一类型的时钟单元，该第一类型具有第一功率使用密度；以及具有第二禁布区的多个第二类型的时钟单元。第一类型的时钟单元和第二类型的时钟单元具有不同的功率使用密度，其中第一和的二功率使用密度中较高的一者具有较大的禁布区。IC还包括多个时钟单元在集成电路上的布局，该布局将多个第一类型的时钟单元和多个第二类型的时钟单元分开，以使得相应时钟单元的相应禁布区不重叠。

在一示例方面，公开了一种方法。该方法为第一类型的时钟单元接收或确定第一禁布区，并为第二类型的时钟单元确定第二禁布区。该方法用禁布区来放置第一类型的时钟单元和第二类型的时钟单元，而使第一禁布区和第二禁布区不重叠。

在一示例方面，公开了一种集成电路。该集成电路包括时钟单元布局，该时钟单元布局基于集成电路中的多个时钟单元类型的相应功率使用密度。时钟单元布局具有：与第一类型的时钟单元相关联的第一禁布区，其中该第一类型具有第一功率使用密度；与第二类型的时钟单元相关联的第二禁布区，该第二类型具有第二功率使用密度；以及与第三类型的时钟单元相关联的第三禁布区，该第三类型具有第三功率使用密度。第一功率使用密度高于第二功率使用密度，且第二功率使用密度高于第三功率使用密度。在该时钟布局中，第一禁布区表示在第一类型的时钟单元中的每一者周围的多个灵活禁布区的全体的平均，第二禁布区表示在第二类型的时钟单元中的每一者周围的多个灵活的禁布区的全体的平均，而第三禁布区表示在第三类型的时钟单元中的每一者周围多个灵活的禁布区的全体的平均。同样，第一禁布区大于第二禁布区，且第二禁布区大于第三禁布区。由此，针对禁布区的较大的宽度间距或较大的高度间距可被使用。

在一示例方面，公开了一种放置系统。该放置系统可包括计算机处理器和具有指令的计算机可读介质，这些指令响应于一个或多个计算机处理器的执行而实现放置管理器。该放置管理器被配置成为第一和第二类型的时钟单元接收第一和第二禁布区。该放置管理器用这些禁布区来在集成电路中放置第一类型的时钟单元和第二类型的时钟单元，而使第一禁布区和第二禁布区不重叠。

附图简述