[发明专利]多次可编程的非易失性存储器单元

说明书

一种非易失性可编程位单元包括，具有与位线耦合的源极的读取使能器件，具有与第一写入线耦合的山脊的反熔丝器件，与电源电压耦合的漏极，以及与所述读取使能器件的漏极耦合的源极。位单元具有耦合在第二写入线和读取使能器件的漏极的熔丝器件。当使能读取使能器件用于读取时，在所述位线中流动的电流的幅度取决于(1)施加至第一写入线的电压电平和反熔丝器件状态以及(2)施加至得人写入线的电压电平和熔丝器件状态。应用包括在存储器阵列中，诸如用于FPGA配置存储器。位单元可以用作多次可编程元件，或用于存储多个位值。

技术领域

本发明涉及集成电路，并且更具体地涉及具有可编程非易失性存储器单元的集成电路。

背景技术

该部分介绍了可以帮助促进更好理解本公开一些方面的方面。因此，该部分的陈述应该据此解读并且不应理解为承认什么是现有技术或什么不是现有技术。

一次性可编程(OTP)非易失性存储器单元是可以一次性被编程以具有永久二进制值的一组集成电路。在OTP单元的一个类型中，当读取OTP单元时“未编程”单元具有默认的、低电流状态，这取决于所应用的逻辑而可以解释为对应于0的二进制值或者1的二进制值，而当读取OTP单元时“已编程”单元具有永久的、高电流状态，这可以解释为对应于另一二进制值。OTP单元具有许多不同应用，包括用于非易失性配置存储器(NVCM)。

图1是四个常规n型OTP单元110的(2×2)阵列100的示意性电路图，其中每个OTP单元110包括n型存取(晶体管)器件112和n型反熔丝(anti-fuse)(晶体管)器件114。如图1中所示，(2×2)阵列100是更大阵列(未示出)的一部分，其中四个OTP单元110位于该较大阵列的第m列和第(m+1)列以及第n行和第(n+1)行。

如图1中所示，对于每个OTP单元110而言，存取器件112的栅极(G)连接至对应的读取字线WR，反熔丝器件114的栅极连接至对应的编程字线WP，存取器件112的源极(S)连接至对应的位线BL，存取器件112的漏极(D)连接至反熔丝器件114的源极，以及反熔丝器件114的漏极浮置(也即并未连接至任何驱动电压节点)。依照本公开，如应用于特定电线诸如写入线的术语“电压电平”包括浮置该线，以及主动地施加一些极性的电压(参见例如图7)。经由对应的读取和编程字线WR和WP访问每个OTP单元110，并且通过使用连接至位线的感测电路(未示出)感测对应位线BL中电流，来确定每个OTP单元110的编程状态。可以以如下的任何所需顺序而顺序地(也即一次一个)编程阵列100中的一个或多个OTP单元110。

图2的表示出了施加用于对图1中已选OTP单元110进行编程的电压。所选的OTP单元110是位于阵列的所选列(SC)和所选行(SR)中的单元。阵列中的每个其他单元位于未选列(UC)或未选行(UR)或两者中。表I适用于图1中所示的(2×2)阵列100以及其中阵列100仅是其一部分的更大的阵列(未示出)。

例如，当OTP单元110(m,n)是所选单元时，则所选列是第m列(也即SC＝m)，且所选行是第n行(也即SR＝n)。在该情形中，每个其他列(包括第(m+1)列)是未选列(例如UC＝(m+1))，且每个其他行(包括第(n+1)行)是未选行(例如UR＝(n+1))。

如表I中所示，为了对所选OTP单元110编程，将合适的、相对高的编程电压Vpp施加至所选行的编程字线WP，将接地电压(例如0)施加至每个未选行的编程字线WP，将合适的电压Vinh施加至所选行的读取字线WR，将接地电压施加至每个未选行的读取字线WR，将接地电压施加至所选列的位线BL，以及将电压Vinh施加至每个未选列的位线BL。