[发明专利]独立3D堆叠

说明书

描述了封装和3D管芯堆叠工艺。在实施方案中，一种封装包括混合键合到第一封装级的第二级管芯，第一封装级包括封装于氧化物层中的第一级管芯，以及通过氧化物层延伸的多个过氧化物通孔(TOV)。在实施方案中，所述TOV和所述第一级管芯具有大约20微米或更小的高度。

背景技术

相关专利申请的交叉引用

本申请要求2015年8月21日提交的美国临时申请No.62/208,544的优先权，在此以引用方式并入本文。

技术领域

本文所述的实施方案涉及半导体封装。更具体而言，实施方案涉及包括3D堆叠管芯的封装。

背景技术

对便携式和移动电子设备诸如移动电话、个人数字助理(PDA)、数字相机、便携式播放器、游戏设备、和其他移动设备的当前市场需求要求将更多性能和特征集成到越来越小的空间中。此外，在半导体管芯封装的形状因数(例如，厚度)和占有面积(例如，面积)减小的同时，输入/输出(I/O)焊盘的数量正在增大。

各种多管芯封装方案，诸如封装中系统(SiP)和堆叠封装(PoP)已经变得更普及，以满足对更高管芯/部件密度器件的需求。在SiP中，将若干不同管芯包封在封装之内作为单个模块。于是，SiP可以执行电子系统的全部或大部分功能。

诸如晶片上芯片(CoW)的3D堆叠实施包括向支撑晶片上安装管芯，接着对堆叠管芯SiP进行分离。诸如晶片到晶片(W2W)的3D堆叠实施包括向底部晶片上安装顶部晶片，接着对堆叠管芯SiP进行分离。两种常规3D堆叠实施都要求封装水平的层之一(例如，安装的管芯，或晶片之内的管芯)比另一层更大或相等。例如，CoW可能涉及支持晶片的分离面积大于支持晶片上安装的管芯，而W2W可能涉及分离晶片的面积相等。

发明内容

各实施方案描述了半导体管芯封装。在一个实施方案中，一种封装包括第一级再分配层(RDL)和RDL上第一封装级的前侧。第一封装级包括封装于RDL上的间隙填充氧化物层之内的一个或多个第一级管芯。多个过氧化物通孔(TOV)通过所述间隙填充氧化物层延伸。在实施方案中，所述TOV和所述第一级管芯具有大约20微米或更小的高度。第二级管芯包括在第二封装级中，第二级管芯被混合键合到第一封装级的后侧，该混合键合包括直接键合的氧化物-氧化物表面和直接键合的金属-金属表面。第二级管芯可以封装于例如第一封装级上的模制化合物中。在实施方案中，该RDL形成于第一级管芯的前侧和多个TOV上并与它们电接触。

在实施方案中，第一封装级包括第一级管芯后侧和间隙填充氧化物层上的第一封装级RDL。该第二级管芯可以被混合键合到第一封装级RDL的平坦化后表面。例如，该第一封装级RDL可以包括氧化物介质层和金属再分配线，并且第二级管芯被混合键合到氧化物介质层和金属再分配线。该第一级管芯包括多个过硅通孔(TSV)，并且该第一封装级RDL形成于该多个TSV上并与之电接触。

根据一些实施方案，TOV可以布置成排。例如，多个TOV可以包括第一排TOV和第二排TOV。在特定布置中，该第一和第二排TOV与所述第一级管芯的第一对横向相对侧在横向上相邻。第二-第一级管芯和第三-第一级管芯可以与第一级管芯的第二对横向相对侧在横向上相邻。在这样的布置中，该RDL形成于第一级管芯的前侧、第二-第一级管芯的前侧、第三-第一级管芯的前侧、第一排TOV和第二排TOV上并与之电接触。第一级管芯可以额外包括多个TSV，例如，具有大约10微米或更小的最大宽度。

在实施方案中，一种封装包括RDL以及RDL的后侧上的第一封装级的前侧。第一级管芯封装于RDL后侧上的间隙填充氧化物层中。TOV的第一排和TOV的第二排从RDL的后侧突出，第一级管芯横向位于TOV的第一和第二排之间。多个第二级管芯被混合键合到第一封装级的后侧，具有直接键合的氧化物-氧化物表面和直接键合的金属-金属表面。