[发明专利]延迟锁相环

权利要求书

1.一种延迟锁相环电路，包括：

可编程延迟线，所述可编程延迟线包括：

延迟级，响应模拟控制信号且响应一个或多个数字控制信号，所述延迟级被配置为生成输出信号，所述输出信号相对于输入信号延迟一延迟量，其中所述延迟量对应于所述模拟控制信号的值并且对应于所述一个或多个数字控制信号的一个或多个值；相位检测器电路，所述相位检测器电路用以确定所述输入信号和所述输出信号之间的相位差；

比较器电路，所述比较器电路根据所述相位检测器电路的输出信号的值和预定参考值产生输出；

控制逻辑电路，所述控制逻辑电路根据所述比较器电路的输出产生数模转换器DAC码信号和多个多工器控制信号；

DAC电路，所述DAC电路根据所述DAC码信号产生一个或多个DAC输出信号；以及

多工器电路，所述多工器电路根据所述多个多工器控制信号的值和所述一个或多个DAC输出信号的值产生所述模拟控制信号和所述一个或多个数字控制信号。

2.根据权利要求1所述的延迟锁相环电路，其中所述延迟量的与所述模拟控制信号的值的改变相对应的改变小于所述延迟量的可由所述一个或多个数字控制信号的值的改变产生的最小改变。

3.根据权利要求1所述的延迟锁相环电路，其中所述可编程延迟线包括多个所述延迟级，并且

其中由所述可编程延迟线产生的延迟对应于多个所述延迟级的延迟量的总和。

4.根据权利要求1所述的延迟锁相环电路，其中所述延迟量对应于所述延迟级的总驱动电流的倒数，并且

其中所述模拟控制信号和所述一个或多个数字控制信号控制所述延迟级的总驱动电流。

5.根据权利要求1所述的延迟锁相环电路，其中所述延迟级包括多个可使能反相器，

其中所述一个或多个数字控制信号中的每个数字控制信号均控制相应的可使能反相器是接通还是断开，并且

其中所述模拟控制信号控制相应的可使能反相器的驱动强度。

6.根据权利要求5所述的延迟锁相环电路，其中所述延迟级包括：

第一可使能反相器；以及

第二可使能反相器，

其中总驱动电流的由所述第二可使能反相器提供的部分的最大值具有与所述总驱动电流的由所述第一可使能反相器提供的部分的最大值相同的值。

7.根据权利要求6所述的延迟锁相环电路，其中所述延迟级还包括：

所述多个可使能反相器中的第三可使能反相器；

其中所述总驱动电流的由所述第三可使能反相器提供的部分的最大值所具有的值等于二的幂乘以所述总驱动电流的由所述第一可使能反相器提供的部分的最大值，所述二的幂大于1。

8.根据权利要求1所述的延迟锁相环电路，其中所述控制逻辑电路进一步被配置为：

当所述比较器电路的输出具有第一值时，增加所述DAC码信号的值；以及

当所述比较器电路的输出具有第二值时，减小所述DAC码信号的值，所述第二值不同于所述第一值。

9.根据权利要求8所述的延迟锁相环电路，其中所述控制逻辑电路进一步被配置为：

当所述比较器电路的输出具有所述第一值且所述DAC码信号的值等于预定最大DAC值时，增加所述多个多工器控制信号的多工器控制信号的值并将所述DAC码信号的值设置为预定最小DAC值；以及

当所述比较器电路的输出具有所述第二值且所述DAC码信号的值等于所述预定最小DAC值时，减小所述多个多工器控制信号的多工器控制信号的值并将所述DAC码信号的值设置为所述预定最大DAC值。