[发明专利]低薄层电阻MEOL电阻器的方法与设计

说明书

集成电路结构(100)包括：半导体衬底(102)；在半导体衬底(102)中的浅沟槽隔离(STI)区域(106)；形成在所述半导体衬底(102)上的一个或多个有源器件；以及电阻器阵列(138)，其具有设置在所述STI区域(106)上方的多个电阻器；其中所述电阻器阵列(138)包括用于互连到所述一个或多个有源器件的一个或多个互连接触层(126,136)的一部分。

技术领域

本申请主要涉及电阻器，具体而言，涉及在半导体集成电路中使用的电阻器及其制造方法。

背景技术

电阻器是可用于电子电路的无源电子元件。电阻器被用于为各种电路应用限制电流、调整信号电平、偏置有源元件或终止传输线。随着半导体技术的发展，电阻器已在集成电路中得到应用。集成电路的制造可以包括三个阶段：前段制程(front-end-of-line，FEOL)阶段、中段制程(middle-end-of-line，MEOL)阶段和后段制程(back-end-of-line，BEOL)阶段。FEOL阶段包括在半导体衬底上形成晶体管的源极区域和漏极区域。MEOL阶段可以包括形成晶体管的栅极区域和靠近半导体衬底的局部互连层(local interconnectlayer)，以连接晶体管。BEOL阶段可以包括形成金属互连层，以连接集成电路的晶体管和其他器件。

发明内容

一种集成电路结构包括：半导体衬底；在半导体衬底中的浅沟槽隔离(STI)区域；在半导体衬底上形成的一个或多个有源器件；以及电阻器阵列，其具有设置在所述STI区域上方的多个电阻器；所述电阻器阵列包括用于互连到一个或多个有源器件的一个或多个互连接触层的一部分。

可选地，所述一个或多个互连接触层用于实施用于一个或多个有源器件的栅极区域。

可选地，所述的集成电路结构还包括两个伪区域，所述STI区域位于所述两个伪区域之间。

可选地，所述电阻器阵列具有约100ohm/sq或更小的薄层电阻。

可选地，所述电阻器阵列由钨或钽制成。

可选地，所述电阻器阵列中的至少一个电阻器的长度是在0.1μm至3μm之间的任意数值，以及宽度是在0.01μm至0.1μm之间的任意数值。

可选地，所述电阻器阵列具有至少五个电阻器。

可选地，所述一个或多个互连接触层包括第一互连接触层和在所述第一互连接触层之上的第二互连接触层，所述第一互连接触层用于实施所述一个或多个有源器件的栅极区域；并且所述电阻器阵列中的至少一个电阻器包括所述第一互连接触层的至少一部分和/或所述第二互连接触层的至少一部分。

可选地，所述集成电路结构还包括连接至所述电阻器阵列中的电阻器的第一端的第一通孔接触以及连接至所述电阻器阵列中的电阻器的第二端的第二通孔接触。

可选地，所述多个电阻器包括彼此并联的第一电阻器和第二电阻器。

可选地，所述电阻器中至少有两个电阻器具有相同的长度。

可选地，所述电阻器中的至少一个电阻器具有长型构造。

可选地，所述电阻器包括第一电阻器和第二电阻器，所述第一电阻器具有纵向轴线，所述第一电阻器和所述第二电阻器在沿着所述第一电阻器的纵向轴线的方向上相对于彼此偏移。

可选地，所述的集成电路结构还包括额外的STI区域以及位于所述额外STI区域上方的额外电阻器阵列。

可选地，所述的集成电路结构，其特征在于，所述电阻器阵列和所述附加电阻器阵列具有相同的构造。