[发明专利]低薄层电阻MEOL电阻器的方法与设计

权利要求书

1.一种集成电路结构，其特征在于，包括：

半导体衬底；

在所述半导体衬底中的浅沟槽隔离STI区域；

布置成与所述STI区域相邻的伪区域；

在所述半导体衬底上形成的一个或多个有源器件；

第一介电层，其中在所述第一介电层中形成有位于所述伪区域上方的第一互连接触层，所述第一互连接触层通过局部接触提供与所述一个或多个有源器件连接的局部互连；

第二介电层，所述第二介电层布置在所述第一介电层上，其中在所述第二介电层中形成有位于所述伪区域上方的第二互连接触层；以及

电阻器阵列，所述电阻器阵列由所述第一互连接触层和所述第二互连接触层中的一个或多个的至少一部分构成；

其中所述电阻器阵列具有多个电阻器并设置在所述STI区域上方，所述多个电阻器中的两个或多个电阻器通过第一通孔接触和第二通孔接触并联连接，所述第一通孔接触延伸穿过所述多个电阻器中的所述两个或多个电阻器的第一端，所述第二通孔接触延伸穿过所述多个电阻器中的所述两个或多个电阻器的第二端，并且所述第一通孔接触和所述第二通孔接触形成在第一接触层中；以及

其中所述第二互连接触层与所述第一互连接触层中的局部接触相接触。

2.根据权利要求1所述的集成电路结构，其特征在于，所述第一介电层包含用于所述一个或多个有源器件的栅极区域。

3.根据权利要求1所述的集成电路结构，其特征在于，还包括两个伪区域，所述STI区域位于所述两个伪区域之间。

4.根据权利要求1所述的集成电路结构，其特征在于，所述电阻器阵列具有100 ohm/sq或更小的薄层电阻。

5.根据权利要求1所述的集成电路结构，其特征在于，所述电阻器阵列由钨或钽制成。

6.根据权利要求1所述的集成电路结构，其特征在于，所述电阻器阵列中的至少一个电阻器的长度是在0.1µm至3µm之间的任意值，以及宽度是在0.01µm至0.1µm之间的任意值。

7.根据权利要求1所述的集成电路结构，其特征在于，所述电阻器阵列具有至少五个电阻器。

8.根据权利要求1所述的集成电路结构，其特征在于，所述第一互连接触层用于实施所述一个或多个有源器件的栅极区域，并且所述第一互连接触层不包含所述电阻器阵列。

9.根据权利要求1所述的集成电路结构，其特征在于，还包括连接至所述电阻器阵列中的每个电阻器的第一端的第一通孔接触，以及连接至所述电阻器阵列中的每个电阻器的第二端的第二通孔接触。

10.根据权利要求1所述的集成电路结构，其特征在于，所述电阻器中至少有两个电阻器具有相同的长度。

11.根据权利要求1所述的集成电路结构，其特征在于，所述电阻器中的至少一个电阻器具有长型构造。

12.根据权利要求1所述的集成电路结构，其特征在于，所述电阻器包括第一电阻器和第二电阻器，所述第一电阻器具有纵向轴线，所述第一电阻器和所述第二电阻器在沿着所述第一电阻器的纵向轴线的方向上相对于彼此偏移。

13.根据权利要求1所述的集成电路结构，其特征在于，还包括额外的STI区域以及位于所述额外STI区域上方的额外电阻器阵列。

14.根据权利要求13所述的集成电路结构，其特征在于，所述电阻器阵列和所述额外电阻器阵列具有相同的构造。