[发明专利]以防物理更改和/或电更改的集成电路芯片保护

说明书

公开了用于保护集成电路芯片以防物理更改和/或电更改的集成电路芯片和方法。该芯片包括包含半导体组件和导电轨道的至少一个半导体层、由在该芯片的表面的全部或部分上延伸的第一类型导电轨道形成的至少一层、以及连接到被配置为检测对至少一个第二类型导电轨道的更改的至少一个检测电路的至少一个第二类型导电轨道。该芯片的特征在于至少一个第一类型导电轨道混合在至少一个第二类型导电轨道内，至少一个第二类型导电轨道的材料和布局由观察设备从至少一个第一类型导电轨道的材料和布局难以辨别。

技术领域

本发明涉及用于智能卡或安全模块或片上系统的半导体集成电路芯片。具体地，公开了保护以防物理更改和/或电更改的集成电路芯片和保护任何芯片的方法。

背景技术

集成电路芯片经常受到物理攻击，诸如实时硬件分析，旨在获得芯片的内部功能的知识并且因此影响芯片的操作。在这种攻击期间，保护芯片以防机械损坏的塑料外壳可能在其顶面上开口以露出覆盖电子电路的钝化层。可以通过使用激光的蚀刻方法或者聚焦离子束(FIB)技术或者使用化学装置来选择性地去除该钝化层以允许访问信号线。可以在集成电路芯片的操作期间在集成电路芯片上执行实时硬件分析技术，而诸如旨在分析和重建芯片的操作的反向工程的其他技术通常导致芯片的破坏。

集成电路芯片的分析通常是不期望的。如果可能，应当防止实时硬件分析，特别是在诸如包括电子钱包功能等的智能卡上的微处理器的安全电路的情况下。实际上，已经存在各种方法以使这种分析更难。通常，集成电路芯片由半导体组件和轨道的多个堆叠层形成。每一层可以包括主要用于供电的金属平面或多个轨道，金属平面或多个轨道也可以用作物理屏蔽。芯片的顶表面通常由用于冗余电力分配和/或用于提供物理屏蔽的钝化层所覆盖。攻击者可以在这些层的一个或多个中创建开路用于在电路中注入故障或捕获信号用于分析。

全部或部分芯片的物理攻击可以通过所谓的被动屏蔽罩(诸如连接到被配置为执行模拟完整性测量的电路的金属平面或轨道)来防止，以便例如检测切口、短路或电容性负载变化。被动屏蔽罩可能通过在外部电路中偏离轨道或由于在容性负载测量的情况下的无效预设容限阈值而被破坏。

因此，主动屏蔽罩可能是优选的。它可以由布置在芯片的顶部上的多个轨道组成，其中随机比特序列被注入和检查从轨道的一端到另一端的一致性。如果轨道的功能是已知的以及如果在不更改有关轨道携带的信号的情况下可以修改轨道的几何布置，则这一主动屏蔽罩可能通过使用聚焦离子束(FIB)装置的方法被破坏。

文件US2008/313746A1公开了一种用于电子设备的完整性监测的保护电路。该保护电路包括：交错在第一组导线之间的第一网格检查线，每个第一网格检查线向电子设备分配第一电势基准；交错在第二组导线之间的第二网格检查线，每个第二网格检查线向电子设备分配第二电势基准；以及耦接到第一网格检查线和第二网格检查线的网格检查电路。第一网格检查线和第二网格检查线被配置为向用于监测电子设备的完整性的网格检查电路分别提供第一电压基准和第二电压基准。根据示例性实施例，利用集成电路的顶部两层金属。大多数高性能亚微米工艺利用7-8层金属并且顶部两层通常用于配电、时钟分配以及组装。在每一层中与电源网格平行走线的网格检查线在顶部两层金属内混合。网格检查线被配置为通过位于管芯周围的不同位置的网格检查电路来激励和感测，优选地通过覆盖金属层来屏蔽。网格检查电路被配置为激励网格检查线以及感测它们。这允许从具有主动发送/接收能力的管芯周围的多个地点对网格进行验证。

发明内容

根据一个实施例，提供了根据权利要求1所述的芯片以及根据权利要求9所述的方法用于保护芯片以防诸如物理更改和/或电更改的更改。