[发明专利]竖直堆叠系统级封装及其制造方法

说明书

本发明描述了一种竖直堆叠的系统级封装结构。一种封装包括第一级(125)模制(122)和扇出结构(130)、第三级(185)模制(182)和扇出结构(190)以及在所述第一级(125)和第三级(185)之间的第二级(155)模制(152)和扇出结构(160)。所述第一级(125)模制(122)和扇出结构(130)包括第一级裸片(110)，所述第二级(155)模制(152)和扇出结构(160)包括背对背面向的裸片(142)，其中每个裸片(142)的正表面粘结到再分配层(130,160)，并且所述第三级(185)模制(182)包括第三级裸片(172)。可使用多个第一级模制裸片(110)。所述第一级裸片(110)可为易失性存储器裸片，所述第二级裸片(142)可为非易失性存储器裸片，并且所述第三级裸片(172)可为活动裸片。在形成所述竖直堆叠系统级封装的方法中，可使用承载衬底，随后除去。

相关专利申请

本申请要求于2015年4月23日提交的美国临时专利申请序列号62/151,843的优先权权益，该临时专利申请公开内容全文以引用方式并入本文。

技术领域

本文所述的实施方案涉及半导体封装。更具体地，实施方案涉及竖直堆叠的系统级封装(SiP)结构以及制造方法。

背景技术

对便携式和移动电子设备诸如移动电话、个人数字助理(PDA)、数字相机、便携式播放器、游戏设备、和其他移动设备的当前市场需求要求将更多性能和特征集成到越来越小的空间中。结果，各种多裸片封装解决方案诸如系统级封装(SiP)和堆叠封装(PoP)变得更加普及，以满足对较高裸片/部件密度设备的需求。

存在用于将多个裸片布置在SiP中的许多不同的可能。例如，将裸片竖直集成在SiP结构中已演进到2.5D解决方案和3D解决方案。在2.5D解决方案中，多个裸片可在包括通孔以及扇出布线的内插器上粘结倒装芯片。在3D解决方案中，多个裸片可堆叠在SiP衬底上的彼此的顶部，并且与芯片外引线键合或焊料凸块连接在一起。

在一种实施方式中，存储器裸片或封装(例如，动态随机存取存储器(DRAM))堆叠在逻辑裸片或封装(例如，专用集成电路(ASIC)或片上系统(SoC))的顶部上。随着便携式和移动电子设备市场不断进步，存储器裸片或封装需要具有较大的存储能力。

发明内容

在实施方案中，竖直堆叠SiP包括：包封在第一级模制化合物中的第一级裸片；所包封的第一级裸片上的第一再分配层(RDL)；在第一RDL上包括一对背对背叠堆裸片并包封在第二级模制化合物中的第二级裸片叠堆；位于所包封的第二级裸片叠堆上的第二RDL；在第二RDL上并包封在第三级模制化合物中的第三级裸片，其中第三级裸片背面朝向第二RDL；以及位于所包封的第三级裸片上的第三RDL。

根据实施方案，在SiP内实现了裸片的特定取向，这可能是特定封装方法导致的。在实施方案中，第三RDL直接位于第三级裸片的导电凸块诸如柱形凸块上。在实施方案中，第三RDL直接位于第三级裸片的接触垫上。可利用裸片附接膜将第三级裸片附接到第二RDL。第一级裸片可正面朝向第一RDL，其中第一RDL直接位于第一级裸片的导电凸块上。根据实施方案，该对背对背堆叠裸片可包括：粘结到第一RDL的第一-第二级裸片，以及第二-第二级裸片，其中第二RDL位于第二-第二级裸片上。例如，可利用焊料将第一-第二级裸片粘结到第一RDL，并且第二RDL可直接位于第二-第二级裸片的导电凸块(例如柱形凸块)上。

各级封装可另外包括导电柱。例如，多个第二级导电柱可从第一RDL延伸至第二RDL，并利用第二级模制化合物包封。类似地，多个第三级导电柱可从第二RDL延伸至第三RDL，并利用第三级模制化合物包封。在实施方案中，多个导电凸块形成在第三级裸片上第三RDL的相反侧上。在实施方案中，多个第一级导电柱延伸穿过第一级模制化合物，并且第二封装位于第一级模制化合物上并且与多个第一级导电柱电连接和/或由多个第一级导电柱机械支撑。