[发明专利]单层和多层电子电路的附加制造

说明书

相关申请的交叉引用

本申请要求于2015年2月18日提交的题为“Additive Fabrication of Single and Multi-Layer Electronic Circuits”的美国临时专利申请No.62/117,935的优先权和权益,其说明书和权利要求书通过引用并入本文。

技术领域

本发明是一种涉及使用多种材料的受控附加沉积的单层和多层电子电路的自动制造的方法和装置。

背景技术

应该注意的是，以下讨论涉及许多出版物和参考文献。本文对这些出版物的讨论是为了更完整的科学原理背景而给出的，而不应被解释为承认这样的出版物作为可专利性确定目的的现有技术。

电路的制造是耗时且昂贵的。通常，使用计算机辅助设计(CAD)软件来设计印刷电路板(PCB)，并将设计发送到PCB制造车间，在制造车间，这一工艺可能花费数天至数周时间以进行制造，同时招致成本和行政/物流工作量。一旦完成制造，PCB被送到组装车间，在此，电子组件被放置和焊接。该工艺又增加了附加的几天到几周，并招致了附加的成本和行政/物流工作量。此外，当前的PCB制造方法关于电子电路设计有许多限制，这些限制包括迹线宽度最小值和间距、孔尺寸、通孔几何形状、表面组件和材料选项。目前，不能实现以下特征，诸如：特殊化的高速信号路径、层内的不同导电和绝缘材料属性、嵌入式组件、层的介电分区以及其他高级能力。使用包括全部由相同材料制成的互连2D层的仅在顶表面和底表面上具有组件的PCB来实现电子电路通常导致次优的性能、形状因子、空间配置和体积使用。

发明内容

本发明是一种用于制造电路的方法，所述方法包括：在计算机的控制下沉积一种或多种材料，所述计算机根据表示所述电路的软件电路模型进行操作，由此形成包括由所述软件电路模型指定的材料属性的沉积；制作电路层的多个分区，每个分区包括由所述软件电路模型指定的一种或多种材料属性；以及制作一个或多个堆叠电路层，每个层包括由所述软件电路模型指定的材料属性，每个层对应于所述软件电路模型中的相应层。所述电路优选地包括一个或多个导电、绝缘或介电电子特征，所述电子特征可选地选自包括以下各项的组：电池、电源、能够接收射频(RF)信号并提供电力的天线、嵌入式电源、RF电源、光学电源和光电二极管。所述导电电子特征可选地选自包括以下各项的组：导电信号迹线、通孔和焊盘，并且可选地包括不同材料、不同形状、不同宽度和/或不同厚度。所述介电电子特征可选地选自包括以下各项的组：嵌入式电容器和介电子层分区，并且可选地包括不同材料、不同形状、不同宽度和/或不同厚度。所述绝缘特征可选地包括嵌入式电阻器，并且可选地包括不同材料、不同形状、不同宽度和/或不同厚度。每个分区优选地包括选自包括导电、绝缘和介电的组的材料属性。多个导电分区优选地包括不同材料、不同形状、不同宽度和/或不同厚度，多个绝缘分区优选地包括不同材料、不同形状、不同宽度和/或不同厚度，和/或多个介电分区优选地包括不同材料、不同形状、不同宽度和/或不同厚度。所述方法可选地包括：经由至少一个热导分区，将热传入电路、传出电路或在电路周围传送。所述软件电路模型优选地包括：电路的电气计算机辅助设计(CAD)布局和电路的分层三维打印表示。

所述方法的一个实施例包括：通过在一个或多个预定位置不沉积材料，在任一制作步骤期间形成口袋状部，以及诸如通过使用取放机器人系统来执行在所述口袋状部中布置分立电气组件。该实施例可选地包括：通过制作堆叠在包括所述口袋状部的层上的附加层，嵌入所述分立电气组件。该实施例优选地还包括在所述口袋状部中沉积第一导电焊盘和/或迹线，以与所述分立电气组件的管脚或焊盘进行电接触，以及优选地包括沿所述口袋状部的竖直壁沉积第二导电焊盘和/或迹线，以将所述第一导电焊盘或迹线与所述电路的其他部分电连接。该实施例优选地包括：在所述第一导电焊盘和/或迹线的顶部上沉积焊接掩模材料，以及对所述分立电气组件加热，以将其管脚或焊盘焊接到所述第一导电焊盘和/或迹线。

所述方法可选地包括：经由能够通过选择性馈送线连接到多个材料容器的沉积头沉积材料，经由包括多个沉积喷嘴的沉积头沉积材料，每个沉积喷嘴连接到不同的材料容器，或经由多个沉积头沉积材料，每个沉积头连接到不同的材料容器。在最后一种情况中，所述沉积头可选地包括不同的沉积输出量和/或分辨率，优选地，其中，一个沉积头用于快速大面积沉积，以及一个沉积头用于精细细节沉积。多种材料可以可选地是顺序地或同时地沉积的。