[发明专利]具有低静态电流变化的推挽电压驱动器

说明书

提供了一种推挽驱动器，其具有放大输入电压和输出电压之间的差以驱动耦合到二极管式连接偏置晶体管的偏置节点的差分放大器。该推挽驱动器被配置成控制源极跟踪器输出晶体管的漏源电压，该源极跟踪器输出晶体管使其栅极绑定到二极管式连接偏置晶体管的栅极，以与该二极管式连接偏置晶体管的漏源电压成比例。该比例防止了否则会在源极跟踪器输出晶体管中呈现的过度静态电流变化。

相关申请的交叉引用

本申请要求于2015年4月1日提交的美国非临时专利申请No.14/675,936的权益，其通过援引全部纳入于此。

技术领域

本申请涉及电压驱动器，并尤其涉及具有减小的静态电流变化的推挽驱动器。

背景

若具有相对较高的输出阻抗的电路驱动具有相对较低的输入阻抗的电路，则该具有相对较高的输出阻抗的电路将会被过度加载。为了避免该问题，常规上通过电压缓冲器或驱动器来隔离低输入阻抗。电压驱动器通常包括具有相对较高的输入阻抗的差分放大器，从而高输出阻抗电路能够容易地驱动电压驱动器而没有过度加载。通过从驱动器输出到差分放大器的负反馈，电压驱动器随后尽管阻抗不同仍维持输出节点电压等于驱动器输入节点电压(或与其成比例)。电压缓冲器或驱动器的一种共同的形式是图1中所示的推挽驱动器100。NMOS源极跟踪器输出晶体管M2和PMOS源极跟踪器输出晶体管P2在它们的源极提供了低输出阻抗，其也包括驱动器输出节点120。相反，推挽驱动器输入节点125具有高输入阻抗，因为其耦合到差分放大器105的正输入。输出节点120耦合回差分放大器105的负输入以建立期望的负反馈。差分放大器105驱动NMOS二极管式连接偏置晶体管M1和PMOS二极管式连接偏置晶体管P1的源极。

电流源115驱动二极管式连接偏置晶体管M1的漏极。类似地，电流源110偏置二极管式连接偏置晶体管P1的漏极。假设输出节点120上的输出电压(Vout)比输入节点125上的输入电压(Vref_in)的漂移低。通过差分放大器105的负反馈则将增加二极管式连接偏置晶体管M1的源极电压，这进而使得其漏极电压增加。该增加的漏极电压驱动源极跟踪器输出晶体管M2以向输出节点120提供更多的电荷(推挽配置中的推)来将输出电压Vout恢复成等于输入电压Vref_in。相反，若输出电压Vout上升成高于输入电压Vref_in，则差分放大器105将减小二极管式连接偏置晶体管P1的源极电压，这进而使得其漏极电压降低。该降低的漏极电压使得源极跟踪器输出晶体管P2传导更多电流，从而从输出节点120汲取电荷(推挽配置中的挽)。用这种方式，输出电压Vout跟随输入电压Vref_in，尽管阻抗不同。

虽然推挽驱动器100尽管阻抗不同仍有益地将输出电压Vout维持在期望值，但是其呈现了有关满足所有工艺角的一些设计问题。例如，注意到，二极管式连接偏置晶体管M1的漏源电压(Vds)是其阈值电压(Vt)以及其栅源电压(Vgs)。该漏源电压进而由来自电流源115的偏置电流控制。但是对应源极跟踪器输出晶体管M2的漏源电压Vds是电源电压VDD减去输出电压Vout。因为它们的漏源电压之间的失配，与二极管式连接偏置晶体管M1相比，例如由于沟道长度调制效应，跨源极跟踪器输出晶体管M2的各种工艺角存在宽静态电流变化。二极管式连接偏置晶体管P1和源极跟踪器输出晶体管P2之间存在类似的失配。

该失配显然是不合需的，因为必须针对最坏情况工艺角进行设计。例如，假设针对最坏情况工艺角处由源极跟踪器输出晶体管传导电流I进行了设计。在另一工艺角，这些相同的晶体管可以传导电流2I，那么这就浪费了功率。相应地，在本领域中存在对改进的具有减小的静态电流变化的推挽缓冲器的需求。

概述