[发明专利]具有降低的栅致漏极泄漏电流的模拟开关

权利要求书

1.一种具有降低的栅致漏极泄漏电流GIDL的装置，其特征在于，所述装置包括：

模拟开关，所述模拟开关包括在开关输入和开关输出之间与P型金属氧化物半导体PMOS电路并联的N型金属氧化物半导体NMOS电路，所述模拟开关根据确定所述模拟开关的开关状态的使能信号而作出响应；

所述NMOS电路包括被耦接到缓冲N沟道晶体管的开关N沟道晶体管，所述开关N沟道晶体管和所述缓冲N沟道晶体管被布置成耦接在所述开关输入和所述开关输出之间，所述开关N沟道晶体管的栅极被耦接到所述使能信号并且所述缓冲N沟道晶体管的栅极被耦接到调制N沟道栅极电压；

所述PMOS电路包括被耦接到缓冲P沟道晶体管的开关P沟道晶体管，所述开关P沟道晶体管和所述缓冲P沟道晶体管被布置成耦接在所述开关输入和所述开关输出之间，所述开关P沟道晶体管的栅极被耦接到所述使能信号的反相信号并且所述缓冲P沟道晶体管的栅极被耦接到调制P沟道栅极电压；以及

控制电路，其被耦接到所述模拟开关并接收所述使能信号，所述控制电路被设置为：

基于所述使能信号的状态，提供在第一电源电压和第一GIDL降低电压之间交替变化的所述调制N沟道栅极电压；以及

基于所述使能信号的状态，提供在第二电源电压和第二GIDL降低电压之间交替变化的所述调制P沟道栅极电压。

2.根据权利要求1所述的装置，其特征在于，所述调制N沟道栅极电压和所述调制P沟道栅极电压，在所述开关状态是闭合时分别是所述第一电源电压和所述第二电源电压，在所述开关状态是关断时分别是所述第一GIDL降低电压和所述二GIDL降低电压。

3.根据权利要求1所述的装置，其特征在于，所述第一电源电压包括一正电压，所述第二电源电压包括一参考电压，所述第一GIDL降低电压和所述第二GIDL降低电压处于所述正电压和所述参考电压之间。

4.根据权利要求3所述的装置，其特征在于，所述第一和第二GIDL降低电压中的每个电压都等于所述正电压和所述参考电压之间的电压差的一半。

5.根据权利要求1中所述的装置，其特征在于，所述控制电路包括：

第一电路，其被耦接以将所述调制N沟道栅极电压施加到所述缓冲N沟道晶体管的栅极；以及

第二电路，其被耦接以将所述调制P沟道栅极电压施加到所述缓冲P沟道晶体管的栅极。

6.根据权利要求5所述的装置，其特征在于，所述第一电路包括：

N沟道晶体管，其具有被耦接到所述第一GIDL降低电压的源极，被耦接到所述缓冲N沟道晶体管的栅极的漏极和被耦接到所述使能信号的反相信号的栅极；以及

P沟道晶体管，其具有被耦接到所述第一电源电压的源极，被耦接到所述缓冲N沟道晶体管的栅极的漏极和被耦接到所述使能信号的反相信号的栅极。

7.根据权利要求5所述的装置，其特征在于，所述第二电路包括：

第一N沟道晶体管，其具有被耦接到所述第二GIDL降低电压的源极，被耦接到所述缓冲P沟道晶体管的栅极的漏极和被耦接到所述使能信号的反相信号的栅极；以及

第二N沟道晶体管，其具有被耦接到所述第二电源电压的源极，被耦接到所述缓冲P沟道晶体管的栅极的漏极和被耦接到所述使能信号的栅极。

8.根据权利要求1-7中任意一项所述的装置，其特征在于，所述缓冲N沟道晶体管和所述缓冲P沟道晶体管被耦接在所述开关输出和所述开关N沟道晶体管和所述开关P沟道晶体管的相应的漏极之间。

9.根据权利要求1-7中任意一项所述的装置，其特征在于，所述缓冲N沟道晶体管和所述缓冲P沟道晶体管被耦接在所述开关输入和所述开关N沟道晶体管和所述开关P沟道晶体管的相应的源极之间。