[发明专利]低功率双向总线有效
申请号: | 201680014170.2 | 申请日: | 2016-03-08 |
公开(公告)号: | CN107408098B | 公开(公告)日: | 2021-03-23 |
发明(设计)人: | W·兹瓦特;J·B·鲍勒韦尔;M·佩奇;A·布默 | 申请(专利权)人: | 思睿逻辑国际半导体有限公司 |
主分类号: | G06F13/42 | 分类号: | G06F13/42 |
代理公司: | 北京北翔知识产权代理有限公司 11285 | 代理人: | 郑建晖;关丽丽 |
地址: | 英国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 功率 双向 总线 | ||
一种在通过信号总线所连接的第一模块和第二模块之间发送信息的方法,包括:在第一模块中生成一个时钟信号,并且将时钟信号施加在总线的第一线上。在所述时钟信号的每个周期的第一半周期期间,在总线的第二线上将第一位值模式从第二模块传输到第一模块。在所述时钟信号的每个周期的第二半周期期间,在总线的第二线上将第二位值模式从第一模块传输到第二模块,其中所述时钟信号的每个周期的第二半周期不同于所述时钟信号的每个周期的第一半周期。然后可以通过更改第二位值模式来将信息从第一模块传输到第二模块;且可以通过更改第一位值模式来将信息从第二模块传输到第一模块。
在一些情形下,通过双向有线数据总线来连接模块是有用的,以允许通过第一模块将数据发送到第二模块,且允许将数据从第二模块发送到第一模块。
根据本发明的第一方面,提供了一种在通过信号总线所连接的第一模块和第二模块之间发送信息的方法,该方法包括:
在该第一模块中生成一个时钟信号,并且将该时钟信号施加在该信号总线的第一线上;
在所述时钟信号的每个周期的第一半周期期间,在该信号总线的第二线上将第一位值模式从该第二模块传输到该第一模块;以及
在所述时钟信号的每个周期的第二半周期期间,在该信号总线的第二线上将第二位值模式从该第一模块传输到该第二模块,其中所述时钟信号的每个周期的第二半周期不同于所述时钟信号的每个周期的第一半周期;并且该方法还包括以下中的至少一个:
为了将信息从该第一模块传输到该第二模块,传输一更改的第二位值模式;以及
为了将信息从该第二模块传输到该第一模块,传输一更改的第一位值模式。
根据本发明的第二方面,提供了一种主机模块,被配置为:
生成一个时钟信号,并且将该时钟信号施加在信号总线的第一线上;
在所述时钟信号的每个周期的第一半周期期间,检测在该信号总线的第二线上所传输的第一位值模式;
在所述时钟信号的每个周期的第二半周期期间,在该信号总线的第二线上传输第二位值模式,其中所述时钟信号的每个周期的第二半周期不同于所述时钟信号的每个周期的第一半周期;并且所述主机模块还被配置为:
为了传输信息,传输一更改的第二位值模式;和/或
为了接收信息,检测一更改的第一位值模式。
根据本发明的第三方面,提供了一种配件模块,被配置为:
在信号总线的第一线上接收一个时钟信号;
在所述时钟信号的每个周期的第一半周期期间,在该信号总线的第二线上传输第一位值模式;
在所述时钟信号的每个周期的第二半周期期间,在该信号总线的第二线上接收第二位值模式,其中所述时钟信号的每个周期的第二半周期不同于所述时钟信号的每个周期的第一半周期;并且所述配件模块还被配置为:
为了接收信息,检测一更改的第二位值模式;和/或
为了传输信息,传输一更改的第一位值模式。
根据本发明的第四方面,提供一种主模块,包括:
时钟输出缓存器,用于将时钟信号驱动到第一端子上;
输入缓存器,用于在第二端子处接收数据信号;
用于在所述时钟信号的每个周期的第一半周期期间检测所接收的数据信号中的第一位值模式的控制器电路系统;
用于生成第二位值模式的控制器电路系统;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于思睿逻辑国际半导体有限公司,未经思睿逻辑国际半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680014170.2/2.html,转载请声明来源钻瓜专利网。