[发明专利]前馈双向植入分裂栅极快闪存储器单元

说明书

在所描述实例中，一种分裂栅极快闪存储器单元(单元)包含半导体表面(205a)。位于第一浮动栅极FG(210)上的第一控制栅极CG(230)及位于第二FG(220)上的第二CG(240)各自位于所述半导体表面上的隧道栅极介电层(211)上。共同源极或共同漏极(245)介于所述第一FG与所述第二FG之间。第一选择栅极(215)及第二选择栅极(225)位于选择栅极介电层(216)上、分别介于第一BL源极或漏极S/D(218)与所述第一FG之间及第二BL S/D(228)与所述第二FG之间。所述第一选择栅极(215)具有第一袋形区域(217)，其具有不同于与所述第二选择栅极(225)相关联的第二袋形区域(227)中的第二掺杂分布的第一掺杂分布，这减小了在使用所述第一选择栅极测量所述单元的读取电流(Ir)与使用所述第二选择栅极测量Ir之间所述Ir的变化。

技术领域

此涉及分裂栅极快闪存储器单元。

背景技术

快闪存储器是能够进行逐块擦除的电可擦除可编程只读存储器(EEPROM)的经改进版本。快闪存储器用于需要可编程性而在关闭电源期间不丢失存储器数据(非易失性)的多种应用中。分裂栅极快闪存储器单元由于由字线(WL)或一般来说包含经掺杂多晶硅的选择栅极晶体管控制的低泄露、较低程序电流、较高耐久性以及经改进数据保持而已被广泛用于半导体工业中。

特定快闪存储器单元是分裂栅极快闪单元，所述分裂栅极快闪单元包含在快闪存储器单元的中间共享共同源极(或漏极)区域的2个并排晶体管结构。在分裂栅极快闪单元中，选择栅极经形成以将电压耦合到浮动栅极(FG)上且控制晶体管的沟道区域。为实现这些目的，选择栅极物理上形成为直接上覆于衬底且上覆于(或邻近)FG。分裂栅极快闪单元由于其由选择栅极晶体管控制的较低泄露、较低程序电流、较高耐久性及经改进数据保持的优点(优于常规快闪单元)而被广泛用于半导体工业中。

发明内容

在所描述实例中，一种分裂栅极快闪存储器单元(单元)包含半导体表面。位于第一浮动栅极(FG)上的第一控制栅极(CG)及位于第二FG上的第二CG各自位于所述半导体表面上的隧道栅极介电层上。位于所述半导体表面中的共同源极或共同漏极介于所述第一FG与所述第二FG之间。第一选择栅极及第二选择栅极位于选择栅极介电层上、分别介于第一BL源极或漏极(S/D)与所述第一FG之间及第二BL S/D与所述第二FG之间。所述第一选择栅极具有第一袋形区域，所述第一袋形区域具有不同于与所述第二选择栅极相关联的第二袋形区域中的第二掺杂分布的第一掺杂分布，这减小了在使用所述第一选择栅极测量所述单元的读取电流(Ir)与使用所述第二选择栅极测量Ir之间所述Ir的变化。

附图说明

图1是根据实例性实施例的用于制作前馈双向袋形区植入分裂栅极快闪单元的实例性方法中的步骤的流程图。

图2A是根据实例性实施例的实例性前馈双向袋形区植入分裂栅极快闪单元的横截面描绘。

图2B是移除了硅化物层的图2A的前馈双向袋形区植入分裂栅极快闪单元的横截面描绘，其利用所提供的箭头来描绘相应成角度袋形区植入以展示构成双向袋形区植入的实例性角度。

图3是根据实例性实施例的包含非易失性存储器的整体式IC处理器芯片组合的框图描绘，所述非易失性存储器包含互连前馈双向袋形区植入分裂栅极快闪单元的阵列。

图4展示跨越晶片的单元的针对使用1.2V的BL读取电压及12.5V擦除电压在经擦除状态下进行的偶数奇数选择栅极读取的呈表格及曲线图形式的经正规化Ir分布数据。

图5是经正规化Ir对选择栅极CD的曲线图，其表明(针对所测试的特定分裂栅极快闪单元设计)Ir随着增加的选择栅极CD而单调地增加。

具体实施方式

在本发明中，一些行为或事件可以不同次序及/或与其它行为或事件同时发生，且一些所图解说明行为或事件为任选的。