[发明专利]具有反向供电预防的输出驱动器

说明书

提供了反向功率预防电路(205)，其通过将耦合到缓冲晶体管(MP1)的栅极的信号引线(PCLT)充电到焊盘电压(PadSig)并且通过将缓冲晶体管(MP1)的本体(235)充电到焊盘电压(PadSig、NW)，在反向功率状况期间保护缓冲晶体管(MP1)免受反向功率。

相关申请的交叉引用

本申请要求2015年2月25日提交的美国非临时专利申请号14/631,347的权益，通过引用将其整体并入于此。

技术领域

本申请涉及反向供电预防，并且更具体而言，涉及具有反向供电预防的输出驱动器。

背景技术

为了减少功率消耗，一般在特定操作模式下使系统的集成电路中的一些集成电路掉电或者关闭。活跃集成电路则可能并不知晓同一系统中的其它集成电路是通电还是断电。如果活跃集成电路通过利用输入信号驱动被断电的集成电路而尝试与其通信，则造成的施加到非活跃集成电路的“反向功率”可能引起相对大量电流的耗散。此外，当非活跃集成电路后续转变到正常操作中时，反向功率可能迫使非活跃集成电路进入不期望的操作模式，从而导致非预期的行为或者失灵(glitch)。

反向功率问题可以参照如图1所示的示例系统100更好地理解。第一集成电路105活跃，使得其输出缓冲器A1继续将二进制高(电源电压)信号驱动给非活跃集成电路110。非活跃集成电路110上的接收引脚RX耦合到接收缓冲器(未图示)并且还耦合到由PMOS晶体管MP和NMOS晶体管MN的堆形成的输出缓冲器。在集成电路110的正常操作期间，预驱动器电路驱动晶体管MP和MN的栅极以产生期望的输出信号。然而，在其中集成电路110掉电的非活跃模式期间，晶体管MP和MN两者的栅极对地放电。一般地，集成电路110包括耦合在RX引脚和电源轨道PX之间的静电放电(ESD)保护二极管D1。另一ESD保护二极管D2耦合在地和RX引脚之间。由于当集成电路110非活跃时PX轨道掉电，所以ESD二极管D1变为正向偏置，使得不期望的泄漏电流将从集成电路105流入PX轨道。转而，晶体管MP的漏极与其n阱之间的PN结变为正向偏置，并且由寄生二极管D3表示。所造成的经过ESD二极管D1和寄生二极管D3进入PX轨道和n阱的反向功率电流在图1中被表示为反向功率电流通路115。这一反向功率电流导通不仅浪费功率，而且当集成电路110再次被供电并且尝试恢复正常操作时，还可能造成集成电路110的失灵或者其它不期望状态。

相应地，本领域需要针对反向功率问题的低功率并且紧凑的解决方案。

发明内容

为了提供针对反向功率问题的低功率并且紧凑的解决方案，提供了一种受保护的集成电路，其具有响应于反向功率状况的反向功率预防电路。如在本文中所使用那样，当远程集成电路在受保护电路掉电时使用确立的电压信号来驱动受保护电路的输入/输出(I/O)引脚时，反向功率状态或者状况发生。反向功率预防电路在反向功率状况期间，通过将PMOS缓冲晶体管的栅极和本体两者耦合到I/O引脚，保护受保护集成电路中的PMOS缓冲晶体管。如在本文中所使用那样，术语“引脚”或者“焊盘”通常用于指代集成电路在其上接收和发送信号的无论什么结构(引脚、焊盘等)。PMOS缓冲晶体管的栅极和本体因此在反向功率状况期间被反向功率预防电路充电到I/O引脚电压。对PMOS缓冲晶体管的栅极的这一充电切断了PMOS缓冲晶体管，以防止反向功率电流流经PMOS缓冲晶体管。此外，将PMOS缓冲晶体管本体充电到I/O引脚电压防止了在反向功率状况期间正向偏置寄生二极管在PMOS缓冲晶体管内形成。有利地，反向功率预防电路在受保护集成电路上不需要关于接收控制信号的附加引脚，其也不需要对远程集成电路的任何再工具化(retooling)或者再编程。这些有利特征和附加有利特征可以关于对示例实施例的以下详细描述而被更好地领会。

附图说明

图1是图示了反向功率电流通路的常规系统的电路图。

图2是根据本公开的一个实施例的配置有反向功率预防电路的集成电路的电路图。