[发明专利]具有反向供电预防的输出驱动器有效
申请号: | 201680010691.0 | 申请日: | 2016-01-26 |
公开(公告)号: | CN107251434B | 公开(公告)日: | 2020-08-18 |
发明(设计)人: | W·J·陈;C-G·陈;R·贾里里泽纳里 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | H03K19/003 | 分类号: | H03K19/003 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 反向 供电 预防 输出 驱动器 | ||
1.一种集成电路,包括:
焊盘,被配置为接收来自远程集成电路的电压信号;
电源轨道;
第一缓冲晶体管,具有耦合到所述焊盘的第一端子,并且具有耦合到所述电源轨道的第二端子;
预驱动器,被配置为通过第一控制通路来驱动所述第一缓冲晶体管的栅极;
第一开关,耦合在所述第一控制通路和所述焊盘之间,所述第一开关被配置为响应于所述电源轨道的掉电而导通;以及
控制信号发生器,被配置为通过将所述第一缓冲晶体管的本体耦合到所述焊盘,而在所述电源轨道掉电时对所述电压信号的确立做出响应。
2.根据权利要求1所述的集成电路,进一步包括:
第一传输门,耦合在所述预驱动器和所述第一控制通路之间,其中所述电源轨道耦合到所述第一传输门中的NMOS晶体管的栅极,并且其中所述控制信号发生器进一步被配置为通过将所述第一传输门中的PMOS晶体管的栅极耦合到所述焊盘,而在所述电源轨道掉电时对所述电压信号的所述确立做出响应。
3.根据权利要求1所述的集成电路,其中所述第一缓冲晶体管是PMOS晶体管,所述第一端子是漏极,并且所述第二端子是源极,并且所述本体是n阱。
4.根据权利要求1所述的集成电路,其中所述第一开关包括开关PMOS晶体管,所述开关PMOS晶体管具有耦合到所述焊盘的源极和耦合到所述第一控制通路的漏极,并且其中所述电源轨道耦合到所述开关PMOS晶体管的栅极。
5.根据权利要求4所述的集成电路,其中所述控制信号发生器进一步被配置为在所述电源轨道掉电时,响应于所述电压信号的确立,将所述开关PMOS晶体管的本体耦合到所述焊盘。
6.根据权利要求2所述的集成电路,其中所述控制信号发生器包括:
第一PMOS晶体管,具有耦合到所述焊盘的源极和耦合到所述第一缓冲晶体管的所述本体的漏极;以及
反相器,具有耦合到所述焊盘的电源节点,并且具有耦合到所述电源轨道的输入节点和耦合到所述第一传输门中的所述PMOS晶体管的所述栅极的输出节点。
7.根据权利要求6所述的集成电路,其中所述控制信号发生器进一步包括第二PMOS晶体管,所述第二PMOS晶体管具有耦合到所述电源轨道的源极、耦合到所述反相器的所述输出节点的栅极、以及耦合到所述第一缓冲晶体管的所述本体的漏极。
8.根据权利要求1所述的集成电路,进一步包括第二缓冲晶体管,所述第二缓冲晶体管具有耦合到所述焊盘的第一端子并且具有耦合到地的第二端子,其中所述预驱动器进一步被配置为通过第二控制通路来驱动所述第二缓冲晶体管的栅极。
9.根据权利要求8所述的集成电路,其中所述第二缓冲晶体管包括缓冲NMOS晶体管,所述缓冲NMOS晶体管具有耦合到所述焊盘的漏极、耦合到地的源极、以及耦合到地的本体。
10.根据权利要求8所述的集成电路,进一步包括耦合在所述第二控制通路和地之间的第二开关。
11.根据权利要求10所述的集成电路,其中所述第二开关包括NMOS开关晶体管,所述NMOS开关晶体管具有耦合到所述第二控制通路的漏极和耦合到地的漏极,并且其中所述控制信号发生器进一步被配置为在所述电源轨道掉电时,响应于所述电压信号的所述确立,将所述NMOS开关晶体管的栅极耦合到所述焊盘。
12.根据权利要求11所述的集成电路,其中所述控制信号发生器进一步被配置为在所述电源轨道上电时,将所述NMOS开关晶体管的所述栅极耦合到所述电源轨道。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201680010691.0/1.html,转载请声明来源钻瓜专利网。