[发明专利]用于FPGA的测试和配置的系统和方法

说明书

用于FPGA中的查找表(LUT)和可编程路由开关的配置值是通过布置在移位寄存器中的许多触发电路来提供。该移位寄存器可以在工厂测试模式中接收测试值和在操作模式中接收操作配置值(实现客户要求的FPGA的无论什么功能性)。在移位寄存器的一端提供比特流，并且一直计时直到最后一个触发电路接收到其值。还可以在移位寄存器的另一端对值进行计时以与初始的比特流进行比较以便识别所存储的值例如因为辐射暴露的讹误。提出时钟门架构以用于将数据加载到特定所选择的移位寄存器中或者从特定所选择的移位寄存器中读取数据。

技术领域

本发明涉及可编程的逻辑设备，并且更具体地，涉及现场可编程门阵列设备。

背景技术

FPGA是一种可编程的逻辑设备。它们通常基于标准可编程逻辑块，所述标准可编程逻辑块大量布置在一起以实现各种功能。

图1示意地示出了现有技术中已知的FPGA系统的示例。

如图1中所示，FPGA芯片10包括许多逻辑块11，例如如上所描述。该芯片还包括许多输入/输出端口12。连接这些逻辑块11和输入/输出端口12的是许多轨道14。提供这些轨道的接合点和许多可编程路由区域13。在这些可编程路由区域中，提供了开关，所述开关能够在存储在与每个开关相连接的存储器单元中的逻辑值的控制之下选择性地连接任意一对交叉轨道。在系统初始化时开关存储器值根据非易失性存储器进行设置。因此，通过按照要求来设置开关存储器中的值，可以将任意逻辑块的任意连接耦合到任意其它逻辑块、或者任意输入/输出端口12中的那些连接。因此，通过适当地配置存储器单元以定义每个逻辑块和开关存储器13的操作以便建立逻辑块之间的适合的连接，可以实现任意所期望的功能性。

图2示出了现有技术中已知的FPGA系统的元件的进一步细节。

图2中所示的元件构成关于图1的以上所描述的功能的部分的局部实现的代表性示例。

如图2中所示，提供第一查找表(LUT)21和第二查找表(LUT)22，以及许多另外的LUT(未示出)。第一LUT 21分别包括七个两输入复用器211、212、213、214、215、216、217。对第二LUT和另外的LUT进行类似配置。以级联的方式使用三行来布置这些复用器以便构成8输入复用器，其输出构成LUT的输出。每个级联布置中的复用器中的第一行(211、213、215和217)都具有总共八个输入。这八个输入构成第一LUT 21的编程输入。将每行的选择输入组合在一起，以构成LUT的三个数据输入。将第一LUT的数据输入和数据输出连接到一组轨道2501、2502。将第二和另外的LUT的输入和输出相应地连接到另外的轨道的网络(未示出)。传统地，以这种方式具有3数据输入的LUT称为“LUT3”。将第一LUT 21的八个编程输入中的每个连接到各自的静态RAM存储器设备251、252、253、254、255、256、257、258。相应的静态RAM存储器设备提供系统中所提供的第二LUT 22和其它LUT的配置输入(未示出)。在操作中，这些存储器设备251、252、253、254、255、256、257、258向每个LUT的八个编程输入中的每个编程输入提供恒定的预先确定的逻辑值。将每个SRAM单元的内容示意地示出为包括由两个反相器构建的锁存器，每个反相器接收另一个的输出，该锁存器具有由字线23转换的晶体管开关，提供其以使锁存器反相器的中一个反相器的输出上的值能够选择性输出到连接到LUT 217的各自的配置输入的位线，并且还输出到通过其可以设置锁存器的值的数据线24。将每个存储器设备251、252、253、254、255、256、257、258的位线连接到选择总线24，并且将每个存储器设备251、252、253、254、255、256、257、258的字线连接到数据总线23。在电路的初始化阶段期间，对每个存储器设备251、252、253、254、255、256、257、258依次进行寻址，并且将期望值设置给讨论中的锁存器。由此响应于LUT的三个数据输入上的任意二进制值的LUT的逻辑行为可以如所要求的进行定义。这是FPGA技术的基础的基本概念。但是，应该认识到的是，可以实现单个逻辑块包括两个LUT3的功能是受限制的，但是通过互连许多如以上所描述的适当配置的LUT，可以实现任何任意组合的功能。该互连通过对数据通道2501、2502和承载来自其它LUT的数据的另外的通道(未示出)进行可编程互连来完成。如所示的，虽然垂直布置通道2501、2502，但是提供与通道2501、2502交叉的另外的通道2503。在通道2501和2503的各自的线的交叉处被提供给可编程转换单元26。考虑到两条线的交叉在转换单元构成总共四个连接，该转换单元包括被布置以建立或者断开这四个连接中的任意两个之间的连接的6个晶体管开关。通过从各自的静态存储器单元261、262、263、264、265、266接收到的值，将这些晶体管开关中的每个设置为打开或闭合。此外，具有相应的静态存储器设备的这种可编程转换单元在轨道的许多或者全部交叉处被提供(未示出)。所示的这些静态存储器设备261、262、263、264、265、266等同于存储器设备251、252、253、254、255、256、257、258，并且连接到相同的地址和数据总线23和24，从而当在电路的初始化阶段期间时，可以对LUT存储器设备和开关存储器设备两者依次进行寻址，并且将期望值设置给讨论中的锁存器，以便可以如所要求的对每个LUT的行为及其到任意其它LUT的连接进行配置。