[发明专利]外延碳化硅单晶晶片的制造方法以及外延碳化硅单晶晶片

说明书

技术领域

本发明涉及外延碳化硅单晶晶片的制造方法、以及由此得到的外延碳化硅单晶晶片。

背景技术

碳化硅(以下标记为SiC)的耐热性以及机械强度优良，物理、化学上稳定，因此作为耐环境性半导体材料受到瞩目。而且，近年来，作为高频高耐压电子器件等的基板，外延SiC单晶晶片的需求得以增高。

在使用SiC单晶基板(以下称为SiC基板)制作电力器件、高频器件等的情况下，通常在SiC基板上利用被称为热CVD法(热化学蒸镀法)的方法使SiC薄膜外延生长；或者，通过离子注入法直接注入掺杂物，但在后者的情况下，由于在注入后需要进行高温下的退火，因此多采用利用外延生长来进行薄膜形成。

在SiC的外延膜上存在三角形缺陷、胡萝卜型缺陷、彗星型缺陷等外延缺陷，包含这些缺陷的器件的特性将显著变差，因此被已知作为所谓的器件杀伤缺陷。因而开发了用于降低上述外延缺陷的技术，作为其中的一种，具有使外延膜形成为缓冲层与漂移层的2层结构的技术。该技术多数以如下形式使用：例如，漂移层成为对制作器件所需要的厚度和掺杂密度，作为缓冲层，生长具有SiC基板与漂移层的中间的掺杂密度的层，从而缓和两者的掺杂密度之差，由此降低应形，降低外延缺陷。

专利文献1中提出了：为了抑制基底面位错从SiC单晶晶片向SiC外延膜的传播，在SiC外延膜的生长过程中，进行控制以使得掺杂物浓度缓慢减少。另外，专利文献1中提出了：将原料气体中的C/Si摩尔比控制为约0.3～约3，将SiC外延膜的生长速度控制为5μm/小时以上，由此抑制从不吻合位错向贯通刃形位错的转换。已知贯通刃形位错会成为少数载体的寿命抑制因数，使器件特性变差，因此根据专利文献1中公开的发明，会改善所制作的器件的成品率。

通过这样的技术，虽然如上所述的器件杀伤缺陷和使器件特性变差的位错等降低，但近年来，指出了外延膜上的微小坑(浅坑)对器件特性产生不良影响(参考非专利文献1)。该非专利文献1中示出了浅坑特别使肖特基势垒二极管的逆向泄漏电流增加，作为原因，据认为是在坑部分的电场集中。因而，为了提高器件的特性以及成品率，该浅坑需要与器件杀伤缺陷同样地也减少。

浅坑为大致三角形形状，通常深度为约50～约80nm，在SiC外延膜中以约500～约1000个/cm²的密度包含。据认为，该浅坑的形状和深度与例如在生长前进行的SiC基板的预处理、生长时的材料气体中包含的碳与硅的原子数比(C/Si比)、生长速度、生长温度等有关。但是，在目前为止的研究中也启示了它们会彼此复合地进行影响。

如后所述，由于因SiC单晶晶片的螺旋位错而产生浅坑，因此浅坑的形状和深度也受SiC基板本身的品质左右。SiC单晶晶片的螺旋位错通常对于每个基板均大幅不同，因此现状是难以降低稳定的浅坑，就专利文献1中公开的涉及降低贯通刃形位错的制造方法而言，据认为难以降低与SiC基板的螺旋位错相关的上述浅坑。

专利文献2中公开了降低上述器件杀伤缺陷的方法。该方法的特征在于，使表面粗糙度的Ra值为0.5nm以上且1.0nm以下的至少一个抑制层以C/Si比为1.0以下的状态进行外延生长后，在上述抑制层上使碳化硅单晶薄膜的活性层以C/Si比大于1.0的状态进行外延生长。根据专利文献2，报道了通过在外延生长的初期将C/Si比控制为1.0以下，抑制以螺旋位错为起点的涡旋生长的发生，具有被周围的大量的台阶流动(step flow)覆盖的可能性得以提高的作用。但是，如后所述，根据本发明者们的见解，上述抑制层的厚度为1μm以下，因此在以该程度的厚度下即使减小C/Si比来形成，也难以将浅坑周围的螺旋台阶用向台阶流动方向的台阶进行充分地覆盖。

另外，专利文献3中公开了一种碳化硅半导体装置，其中，在SiC外延层的表面蒸镀高熔点金属，形成上述高熔点金属与该SiC外延层的合金层，由此具有设置在碳化硅半导体上的肖特基结。但是，专利文献3中根本没有公开从上述SiC外延层降低器件杀伤缺陷的内容。

因此，虽然是可以期待今后应用于器件中的外延SiC单晶晶片，但在不依赖于SiC基板的品质的情况下降低了浅坑的影响的外延膜无法生长时，难以以高成品率制作特性优良的电子器件。

现有技术文献

专利文献

专利文献1：日本再表WO2009/035095号

专利文献2：日本特开2008-74664号公报

专利文献3：日本特开2000-164528号公报

非专利文献