[实用新型]半导体测试结构

说明书

技术领域

本实用新型涉及半导体集成电路技术领域，特别涉及一种半导体测试结构。

背景技术

在半导体器件制作过程中，常常需要对器件的可靠性进行测试。特别是随着半导体工艺技术的发展，半导体器件越来越集成化，半导体器件的尺寸正在逐渐成比例缩小，其关键尺寸(CD，Critical Dimension)也变得越来越小，对于CD越来越小的半导体器件，在BEOL(Back End of Line，后段工艺)中的介质层(Inter Layer Dielectric，ILD)也会越来越薄，对BEOL制造的电路结构的性能进行测试也变得至关重要。本领域中通常采用探针板来进行可靠性测试，探针板包括一组探针、电连接部分等，其中，探针与被待测试结构的测试焊垫接触，通过电性连接部分与外接电源进行连接，对待测测试结构的可靠性进行测试。然而，在待测试结构中，一旦出现ILD被击穿现象时，往往会产生很大的击穿电压。因此，在BEOL的可靠性测试中大大增大了探针被烧坏的风险。然而，探针价格昂贵，并且更换探针还拖延了测试进程。

因此，针对防止探针板上探针被烧坏的现象，需要提供一种改进的半导体测试结构。

实用新型内容

本实用新型提供一种半导体测试结构，可以防止探针被烧坏的现象，提高测试效率，降低测试成本。

为解决上述技术问题，本实用新型提供的半导体测试结构，包括：

待测试结构，所述待测试结构位于至少两个测试焊垫之间；

保护电阻，所述保护电阻的一端串联在所述待测试结构的任意一个所述测试焊垫上，所述保护电阻的另一端与一最终测试焊垫相连。

进一步的，所述半导体测试结构中，所述保护电阻为一个电阻；所述保护电阻由多个电阻串联而成。

可选的，在所述半导体测试结构中，所述保护电阻为金属电阻或者多晶硅电阻。

可选的，在所述半导体测试结构中，所述多晶硅电阻的俯视形状为条形。

优选的，在所述半导体测试结构中，所述多晶硅电阻包括：一位于一基底上的多晶硅电阻层；一金属硅化物阻挡层，所述金属硅化物阻挡层覆盖部分所述多晶硅电阻层的顶部。

可选的，在所述半导体测试结构中，所述基底包括阱区，所述多晶硅电阻位于所述阱区上。

优选的，所述半导体测试结构还包括若干导电插塞，所述导电插塞位于未被所述金属硅化物阻挡层覆盖的所述多晶硅电阻层的两端位置，用以分别电连接所述多晶硅电阻层和所述待测试结构、电连接所述多晶硅电阻层和所述最终测试焊垫。

可选的，在所述半导体测试结构中，通过一第一连接金属条将部分所述导电插塞和所述待测试结构相连，通过一第二连接金属条将另一部分所述导电插塞和所述最终测试焊垫相连。

可选的，在所述半导体测试结构中，所述第一连接金属条和第二连接金属条位于同一金属层中。

进一步的，在所述半导体测试结构中，所述保护电阻的阻值为1千欧姆至1万欧姆之间。

可选的，在所述半导体测试结构中，所述待测试结构位于一第一测试焊垫和一第二测试焊垫之间，所述第一测试焊垫上连接若干相互平行的第一金属条，所述第二测试焊垫上连接若干相互平行的第二金属条，所述第一金属条与第二金属条位于同一金属层中，与所述第一测试焊垫连接的第一金属条和与第二测试焊垫连接的第二金属条之间相互穿插。

与现有技术相比，本实用新型具有以下有益效果：

本实用新型通过在待测试结构的一端串联一保护电阻，当所述待测试结构中出现被击穿现象时，所述保护电阻能够起到分压的作用，以保护探针不被烧坏。所述半导体测试结构既能完成所述待测试结构的击穿性质的测试，又无需对探针板进行改进，并且能够保护探针板上的探针。所述半导体测试结构使得测试过程简单且高效，降低了测试成本。

进一步的，所述保护电阻为多晶硅电阻，因为多晶硅电阻具有电阻值范围可调，以及面积小等优点，可以根据所述待测试结构的具体结构，灵活调节多晶硅电阻的阻值以保护测试探针不被烧坏，采用多晶硅电阻的所述半导体测试结构适用范围更广，能够防止探针被烧坏的现象。

更进一步的，所述半导体测试结构中的待测试结构可以为金属对金属结构，所述半导体测试结构适用于所有需检测击穿性质的可靠性测试，既能防止探针不被烧坏，又能提高测试效率降低测试成本。

附图说明

图1为本实用新型实施例中所述半导体测试结构中待测试结构的俯视图；

图2为本实用新型实施例中所述半导体测试结构的俯视图。