[实用新型]抗干扰延时可控的低电压检测装置

权利要求书

1.一种抗干扰延时可控的低电压检测装置，其特征在于：包括基准电压电路、电阻分压电路、逻辑组合电路、整形电路、恢复电压设定电路和电容充放电电路；电阻分压电路、恢复电压设定电路、逻辑组合电路、电容充放电电路和整形电路依次电联接；基准电压电路与逻辑组合电路电连接；基准电压电路用于产生基准电压；电阻分压电路用于产生输入比较器正极的电压；逻辑组合电路用于控制电容充放电电路的电容；整形电路用于对电容充放电电路中电容两端的电压进行整形，并且其输出用来控制恢复电压设定电路的启动；恢复电压设定电路用于设定恢复电压的大小；电容充放电电路用于控制电容的充电和放电；

还包括延时控制电路；所述延时控制电路用于提供一个使能端来选择是否打开延时控制功能；当打开延时控制的时候，所述延时控制电路为输出结果提供设定的延时。

2.根据权利要求1所述的抗干扰延时可控的低电压检测装置，其特征在于：所述延时控制电路包括使能端EN、第一传输门、第二传输门和第三反相器，所述延时控制电路通过EN端电平的高低来选择是否启动延时功能。

3.根据权利要求2所述的抗干扰延时可控的低电压检测装置，其特征在于：第一传输门和第二传输门均由增强型NMOS管和PMOS管组成；第一传输门的NMOS管的栅端与第二传输门的PMOS管的栅端相连，并且与使能端EN连在一起；第三反相器的输入是EN端，输出连接至第一传输门的PMOS管栅端和第二传输门的NMOS管栅端；第一传输门的输入是第一反相器的输出，第二传输门的输入和电阻R5的一端及MOS管M4的漏端连接在一起；第一传输门与第二传输门的输出连接在一起并连至整形电路。

4.根据权利要求3所述的抗干扰延时可控的低电压检测装置，其特征在于：

电阻分压电路包括电阻R1、电阻R2、电阻R3和电阻R4；恢复电压设定电路包括MOS管M1和MOS管M2；逻辑组合电路包括比较器和第一反相器；电容充放电电路包括恒流源I0、MOS管M4、MOS管M5、MOS管M6、MOS管M7和电容C1；整形电路包括施密特整形电路和第二反相器；基准电压电路所产生的基准电压接入比较器的负极；电阻分压电路中的电阻R1、电阻R2、电阻R3、电阻R4依次串连；电阻R1另一端用于连接输入电压VIN，电阻R4的另一端接地；电阻R1的两端跨接着恢复电压设定电路中的MOS管M1；MOS管M1的衬底和源极接VIN，漏极接在电阻R1与电阻R2之间；MOS管M1和MOS管M2的栅极一起接施密特整形电路的输出端；电阻R4两端跨接着MOS管M2，MOS管M2漏极接在电阻R3与电阻R4之间；MOS管M2的衬底和源极接地；电阻R2与电阻R3之间的分压接入比较器的正极，比较器的输出接第一反相器的输入端，第一反相器的输出端接MOS管M7的栅极；MOS管M3和MOS管M4的衬底与源极均连接地，栅极连在一起；MOS管M3的栅极连至MOS管M3的漏极并且连接到恒流源I0的一端，恒流源I0的另一端用于连接电源电压VDD；MOS管M4的漏极连接至MOS管M5的漏极；MOS管M5和MOS管M6的衬底与源极用于连接电源电压VDD，栅极连在一起；MOS管M5的栅极连接至MOS管M5的漏极，MOS管M6的漏极连接至MOS管M7的漏极；电容C1接在施密特整形电路输入端与地之间；施密特整形电路的输出接第二反相器的输入端，第二反相器的输出端即为输出的控制信号。

5.根据权利要求4所述的抗干扰延时可控的低电压检测装置，其特征在于：MOS管M1、MOS管M3为增强型PMOS管，MOS管M2、MOS管M4为增强型NMOS管，电阻R1与电阻R4的阻值相等。