[实用新型]用于教学实验的计算机中央处理器

权利要求书

1.一种用于教学实验的计算机中央处理器，其特征在于：包括控制器、运算器和总线，运算器包括算术逻辑单元ALU、通用寄存器GR、程序状态寄存器PSW和算术逻辑单元输入端的选择器，所述控制器包括程序计数器PC、指令寄存器IR、地址寄存器MAR、数据寄存器MDR、指令译码器、时序系统和组合逻辑信号发生器，所述总线包括地址总线AB、数据总线AD和控制总线CB，所述总线用于连接主存储器与CPU，程序计数器PC用于指出下条指令在主存储器中的存放地址，指令寄存器IR用于保存当前正在执行的一条指令的代码，地址寄存器MAR用来存放当前CPU访问内存单元的地址，数据寄存器MDR用于暂存由内存储器中读出或写入内存的指令或数据，指令译码器用于分别对操作码字段、寻址方式字段、地址字段进行译码，并向控制器提供操作的特定信号，时序系统用于产生时序信号节拍周期信号，所述组合逻辑信号发生器用于根据指令寄存器IR的指令和程序状态寄存器PSW中的状态信息以及节拍产生控制计算机系统的信号。