[发明专利]制作半导体元件的方法

说明书

本发明公开一种制作半导体元件的方法，包括：首先提供一基底，该基底上具有一存储区以及一周边区，然后形成一第一埋入式栅极以及一第二埋入式栅极于存储区的基底内，形成一第一硅层于周边区的基底上，形成一堆叠层于第一硅层上，形成一外延层于第一埋入式栅极与第二埋入式栅极间的基底上以及形成一第二硅层于存储区的外延层上以及周边区的堆叠层上。

技术领域

本发明涉及一种制作半导体元件的方法，特别是涉及一种制作动态随机存取存储器元件的方法。

背景技术

随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(Dynamic RandomAccess Memory,DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。

一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及字符线的电压信号。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。

发明内容

本发明较佳实施例揭露一种制作半导体元件的方法。首先提供一基底，该基底上具有一存储区以及一周边区，然后形成一第一埋入式栅极以及一第二埋入式栅极于存储区的基底内，形成一第一硅层于周边区的基底上，形成一堆叠层于第一硅层上，形成一外延层于第一埋入式栅极与第二埋入式栅极间的基底上以及形成一第二硅层于存储区的外延层上以及周边区的堆叠层上。

附图说明

图1至图8为本发明较佳实施例制作一半导体元件的方法示意图。

主要元件符号说明

12 基底 14 存储区(存储器区)

16 周边区 18 埋入式栅极

20 埋入式栅极 22 埋入式栅极

24 埋入式栅极 26 埋入式栅极

28 埋入式栅极 30 浅沟隔离

32 阻障层 34 导电层

36 硬掩模 38 薄氧化层

40 第一硅层 42 堆叠层

44 有机介电层 46 含硅硬掩模及抗反射层

48 图案化掩模 50 凹槽

52 外延层 54 第二硅层

56 第三硅层 58 图案化掩模

具体实施方式

请参照图1至图8，图1至图8为本发明较佳实施例制作一半导体元件的方法示意图。如图1所示，首先提供一基底12，例如一硅基底或硅覆绝缘(silicon-on-insulator,SOI)基板。基底12上较佳定义有至少一存储区14以及一周边区16，其中存储区14可用来制备具有凹入式栅极的随机动态处理存储器(dynamic random access memory,DRAM)元件，周边区16则可用来制备例如金属氧化物半导体晶体管等主动元件。