[发明专利]制作半导体元件的方法有效

专利信息
申请号: 201611261914.9 申请日: 2016-12-30
公开(公告)号: CN108281423B 公开(公告)日: 2020-11-10
发明(设计)人: 蔡建成;黄丰铭;王嫈乔;何建廷;冯立伟;蔡综颖 申请(专利权)人: 联华电子股份有限公司;福建省晋华集成电路有限公司
主分类号: H01L27/108 分类号: H01L27/108;H01L21/77
代理公司: 北京市柳沈律师事务所 11105 代理人: 陈小雯
地址: 中国台*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 制作 半导体 元件 方法
【权利要求书】:

1.一种制作半导体元件的方法,包含:

提供一基底,该基底上具有存储区以及周边区;

形成一第一埋入式栅极以及一第二埋入式栅极于该存储区的该基底内;

形成一第一硅层于该周边区的该基底上;

形成一堆叠层于该第一硅层上;

形成一外延层于该第一埋入式栅极与该第二埋入式栅极间的该基底上;

形成一第二硅层于该存储区的该外延层上以及该周边区的该堆叠层上;

进行一蚀刻制作工艺去除该存储区与该周边区的该第二硅层并暴露出该堆叠层;

形成一第三硅层于该存储区及该周边区的该堆叠层上;以及

去除该周边区的部分该第三硅层。

2.如权利要求1所述的方法,另包含:

形成该堆叠层于该存储区的该基底上以及该周边区的该第一硅层上;

去除该存储区的部分该堆叠层以及该第一埋入式栅极与该第二埋入式栅极间的该基底以形成一凹槽;

形成该外延层于该凹槽内;以及

形成该第二硅层于该外延层上。

3.如权利要求1所述的方法,另包含于进行该蚀刻制作工艺时同时去除该存储区的部分该外延层。

4.如权利要求1所述的方法,其中该第二硅层与该第三硅层包含相同材料。

5.如权利要求1项所述的方法,其中该第一硅层与该第二硅层包含不同材料。

6.如权利要求1所述的方法,其中该第一硅层包含非晶硅。

7.如权利要求1所述的方法,其中该堆叠层包含一氧化物-氮化物-氧化物堆叠层。

8.如权利要求1所述的方法,其中该第二硅层包含多晶硅。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司,未经联华电子股份有限公司;福建省晋华集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201611261914.9/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top