[发明专利]提升集成电路角落处硅片使用效率的方法

说明书

本发明提供一种提升集成电路角落处硅片使用效率的方法，其包括以下步骤：步骤一，角落放置电源和地的环线，用符合挖槽设计规则的金属连线衔接两个互为垂直方向的端口所对应的电源线和地线；步骤二，在步骤一所述电源线的金属线的正下方放置用于防止闩锁效应的N‑Well及N‑tap，打上足够多的欧姆接触，并通过金属及过孔连至所述电源线；步骤三，在步骤一所述地线的金属线的正下方放置用于防止闩锁效应的P‑Well及P‑tap，并打上足够多的欧姆接触，并通过金属及过孔连至所述地线。本发明可提升集成电路硅片面积的有效使用率，降低成本。

技术领域

本发明涉及一种提升使用效率的方法，特别是涉及一种提升集成电路角落处硅片使用效率的方法。

背景技术

通常集成电路在设计时是会被设计成正方形，也有少数被设计成长方形的。

无论集成电路的晶粒(Die)被设计成正方形或者长方形都有四个角落(Corner)，被标记为Core的为内核区域，现在集成电路角落的使用方案概括起来有以下几种：

一，空置，就是什么都不放；

二，选择一个角落放置芯片的标记信息(LOGO)；

三，保护环(Guardring)；

四，前述三条同时使用；

容易发现即使按照前述的第四条来利用集成电路的角落，也是存在硅片的浪费的。

特别是对于集成电路的电源、地及输入输出端口比较多的情况：为叙述方便，集成电路版图中“电源、地及输入输出端口”所对应的区域以下简称为IO-RING。

现有技术会存在一个“内核区”(Core)和外围用于放置电源、地及输入输出端口的“IO-RING”以及四个角落(Corner)；如果有较多的电源、地及输入输出端口而导致的集成电路外围一圈安排这些电路(电源、地及输入输出)特别紧张，这时通常会把实现同样功能(防静电，防止闩锁效应)的电路横向压缩、纵向拉伸，最终成为“瘦高”型的；现有集成电路的角落的面积是大于两侧都是矮胖型的IO-RING所形成的角落的面积。

当两侧都是这种“瘦高”型IO-RING时，两边“瘦高”型的IO-RING就形成一个更大面积的集成电路角落(Corner)，该角落所占用的硅片面积势必比较大，这类比较大面积的集成电路角落对应的硅片面积被浪费是很可惜的。

发明内容

本发明的目的是提供一种提升集成电路角落处硅片使用效率的方法，可提升集成电路硅片面积的有效使用率，降低成本。

本发明是通过下述技术方案来解决上述技术问题的：一种提升集成电路角落处硅片使用效率的方法，所述提升集成电路角落处硅片使用效率的方法包括以下步骤：

步骤一，角落放置电源和地的环线，用符合挖槽设计规则的金属连线衔接两个互为垂直方向IO-RING对应的电源线和地线；

步骤二，在步骤一所述电源线的金属线的正下方放置用于防止闩锁效应的N-Well及N-tap，打上足够多的欧姆接触，并通过金属及过孔连至所述电源线；

步骤三，在步骤一所述地线的金属线的正下方放置用于防止闩锁效应的P-Well及P-tap，打上足够多的欧姆接触，并通过金属及过孔连至所述地线；

步骤四，在符合晶圆代工厂防止闩锁效应设计规则的条件下修改前面步骤一至步骤三；

步骤五，按照晶圆代工厂版图图层设计规则绘制符合最小规则的测试版图，将这些待测试的图层绘制的版图放置在集成电路的角落；

步骤六，放置该集成电路信息的标记或者用于集成电路封装时定位的标记；