[发明专利]制作半导体元件的方法

说明书

本发明公开一种制作半导体元件的方法。首先提供一基底，该基底上具有一存储区，然后形成一沟槽于基底内，形成一阻障层于沟槽内，形成一导电层于阻障层上，进行一第一蚀刻制作工艺去除部分导电层，之后再进行一第二蚀刻制作工艺去除部分阻障层，其中第二蚀刻制作工艺包含一无等离子体蚀刻制作工艺。

技术领域

本发明涉及一种制作半导体元件的方法，尤其是涉及一种制作动态随机存取存储器元件的方法。

背景技术

随着各种电子产品朝小型化发展的趋势，动态随机存取存储器(Dynamic RandomAccess Memory,DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言，由于其可以在相同的半导体基底内获得更长的载流子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的DRAM单元。

一般来说，具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置，以接收来自于位线及字符线的电压信号。然而，受限于制作工艺技术之故，现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷，还待进一步改良并有效提升相关存储器元件的效能及可靠度。

发明内容

本发明较佳实施例公开一种制作半导体元件的方法。首先提供一基底，该基底上具有一存储区，然后形成一沟槽于基底内，形成一阻障层于沟槽内，形成一导电层于阻障层上，进行一第一蚀刻制作工艺去除部分导电层，之后再进行一第二蚀刻制作工艺去除部分阻障层，其中第二蚀刻制作工艺包含一无等离子体蚀刻制作工艺。

附图说明

图1至图6为本发明较佳实施例制作一随机动态处理存储器元件的方法示意图。

主要元件符号说明

10 动态随机存取存储器元件 12 位线

14 字符线 16 基底

18 主动区 20 存储区(存储器区)

22 栅极 24 浅沟绝缘

26 介电层 28 沟槽

30 栅极介电层 32 阻障层

34 导电层 36 第一气体

38 反应室 40 离子过滤器

42 栅极电极 44 硬掩模

46 基座 48 第一蚀刻制作工艺

50 第二蚀刻制作工艺 52 第二气体

具体实施方式

请参照图1至图6，图1至图6为本发明较佳实施例制作一随机动态处理存储器元件的方法示意图，其中图1为俯视图，图2至图6则显示图1中沿着切线A-A’的剖视图。本实施例是提供一存储器元件，例如是具备凹入式栅极的随机动态处理存储器(dynamic randomaccess memory,DRAM)元件10，其包含有至少一晶体管元件(图未示)以及至少一电容结构(图未示)，以作为DRAM阵列中的最小组成单元并接收来自于位线12及字符线14的电压信号。