[发明专利]半导体存储装置以及其制作方法

说明书

本发明公开一种半导体存储装置以及其制作方法。利用于形成位线接触开口时，在位线接触开口的边缘形成底切(under‑cut)结构，由此降低因对位偏移所可能造成的短路问题，进而达到增加位线接触开口的制作工艺容许范围(process window)的效果。

技术领域

本发明涉及一种半导体存储装置以及其制作方法，尤其是涉及一种具有位线接触开口的半导体存储装置以及其制作方法。

背景技术

随着科技进步，集成电路制作工艺技术也随之不断精进，因此各种电子电路可集积/成形于单一芯片上。制造芯片的半导体制作工艺包括许多步骤，例如形成薄膜的沉积制作工艺、形成图案化光致抗蚀剂的光致抗蚀剂涂布、暴露与显影制作工艺以及对薄膜进行图案化的蚀刻制作工艺等。因应产品需求，芯片上的电路与元件的尺寸持续地缩小化，对于上述各制作工艺的制作工艺容许范围(process window)的要求也越趋严格。因此，如何在产品规格以及设计要求的限制下设法增加制作工艺容许范围以达到提升生产良率的效果一直是相关业界持续努力的目标。

发明内容

本发明提供了一种半导体存储装置以及其制作方法，利用于形成位线接触开口时，在位线接触开口的边缘形成底切(under-cut)结构，由此降低因对位偏移所可能造成的短路问题，进而达到增加位线接触开口的制作工艺容许范围的效果。

本发明的一实施例提供一种半导体存储装置，包括一半导体基底、一浅沟槽隔离、一位线接触开口以及一位线结构。半导体基底包括多个主动区。浅沟槽隔离设置于半导体基底中，且浅沟槽隔离设置于多个主动区之间。位线接触开口设置于多个主动区中的其中一个以及浅沟槽隔离中，且位线接触开口的边缘具有一底切(under-cut)结构。位线结构部分设置于位线接触开口中，且位线结构与位线接触开口对应的主动区接触。

本发明的一实施例还提供一种半导体存储装置的制作方法，包括下列步骤。首先，提供一半导体基底，一浅沟槽隔离形成于半导体基底中而定义出多个主动区。接着，进行一第一蚀刻制作工艺，用以于半导体基底中形成一位线接触开口。位线接触开口对应且暴露出多个主动区中的其中一个，且位线接触开口的边缘具有一底切结构。在半导体基底上形成一位线结构，位线结构部分设置于位线接触开口中，且位线结构与位线接触开口对应的主动区接触。

附图说明

图1至图6所绘示为本发明第一实施例的半导体存储装置的制作方法示意图，其中

图2为沿图1中的剖线A-A’所绘示的剖视示意图；

图3为图2之后的状况示意图；

图4为图3之后的状况示意图；

图5为图4之后的状况示意图；

图6为图5之后的状况示意图；

图7与图8为本发明第二实施例的半导体存储装置的制作方法示意图，其中图8为图7之后的状况示意图。

主要元件符号说明

10 半导体基底

11 浅沟槽隔离

12 主动区

12T 顶面

13 掩模层

19 图案化掩模层

19H 开口

20 位线接触开口

20B 第一底面

20C 底切结构

30 绝缘层