[发明专利]一种提高电源抑制比的供电电路

说明书

技术领域

本发明涉及集成电路领域，尤其涉及一种用于提高电源抑制比的供电电路。

背景技术

随着集成电路系统集成技术的进一步发展，PMU（Power Management Unit，电源管理单元）作为影响系统性能的重要组成部分，对系统供电电源稳定性的要求越来越高。不稳定的供电电压势必会影响输出信号的波形，而影响的幅度则取决于电源抑制比。

LDO是一种低压差线性稳压器，利用工作在线性区的功率管产生经过调节的输出电压，静态电流小，成本低，应用简单，通常具有较低的自有噪声和较高的PSRR（Power Supply Rejection Ratio，电源抑制比）。在射频、音频、ADC转换等应用系统中，电源抑制比是一个很重要的参数，体现了LDO的抗噪能力，PSRR值越高LDO输出纹波越低。图1为现有低压差线性稳压器应用方案，如图1所示，传统LDO应用方案，其输出直接连接对电源噪声敏感的电路，以压控振荡器VCO为例。实际应用时，受电源纹波、噪声等影响，使得LDO的输出具有较大的噪声，会直接耦合到后续的压控振荡器VCO电路，降低系统的PSRR，影响系统性能。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种提高电源抑制比的供电电路，能够以较小的成本降低电源噪声的影响。

为实现上述目的，本发明提供一种提高电源抑制比的供电电路，包括，低压差线性稳压器和输出噪声隔离电路，其特征在于，所述输出噪声隔离电路，包括，第一晶体管、滤波电阻、滤波电容，其中，

所述滤波电阻的一端、所述第一晶体管的漏极，以及所述低压差线性稳压器输出相连接；所述滤波电阻的另一端连接滤波电容的一端和所述第一晶体管的栅极；所述滤波电容的另一端接地；所述第一晶体管的源极连接外部的对电源噪声敏感的电路。

本发明的提高电源抑制比的供电电路，技术效果在于，输出噪声隔离电路结构简单可以很好的隔离低压差线性稳压器的输出噪声对后续电路模块的影响，通过低压差线性稳压器和输出噪声隔离电路两者结合，简单有效地提高集成电路系统的电源抑制比，大幅度地减小了电源噪声对系统的影响。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：

图1为现有低压差线性稳压器应用方案原理图；

图2为根据本发明的提高电源抑制比的供电电路实施例原理图。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

图2为根据本发明的提高电源抑制比的供电电路实施例原理图，如图2所示，本发明的提高电源抑制比的供电电路，包括低压差线性稳压器201和输出噪声隔离电路202，其中

所述的基本低压差线性稳压器201，包括，误差放大器AMP、缓冲器BUF、功率管M_P、第一电阻R₁、第二电阻R₂和负载电容C_L。误差放大器AMP的反相输入端连接外部输入参考电压V_REF；误差放大器AMP的正相输入端输入低压差线性稳压器LDO输出电压V_OUT的分压；误差放大器AMP的输出连接缓冲器BUF的输入端；缓冲器BUF的输出驱动功率管M_P的栅极；功率管M_P的源极连接输入信号V_IN；功率管M_P的漏极作为低压差线性稳压器LDO的输出，连接第一电阻R₁的一端和负载电容C_L的一端；第一电阻R₁的另一端连接第二电阻R₂的一端；第二电阻R₂的另一端和负载电容C_L的另一端均接地。