[发明专利]一种用于降低固态存储读延迟的操作方法

说明书

本发明公开了一种用于降低固态存储读延迟的操作方法，其特征在于：固件通过CPU向NAND控制器发送常规操作命令队列，NAND控制器经过仲裁机制从命令队列中取出命令，然后向NAND flash发送命令，并通过数据通路向NAND flash发送或者读取数据，同时将固件此前向命令队列发送的page写操作或者page擦除操作的NAND介质的状态和NAND控制器的状态反馈给CPU，再通过Bypass命令队列向NAND控制器发送读操作。它通过固件和硬件结合的方式，加速读操作的执行，用于解决NAND固态存储设备读操作数据响应的延迟过长的问题。

技术领域

本发明涉及固态存储技术领域，尤其涉及一种用于降低固态存储读延迟的操作方法。

背景技术

在这个大数据迅速膨胀的时代，企业级存储系统或者数据库使用范畴中，对存储设备的需求和各种要求也迅速提高。而其中主机对于存储系统数据响应的要求尤为重要，这会直接影响到用户数据的效率和整体设备的性能。因此，专门定义了最大响应时间和平均响应时间以及响应时间内读写操作分布百分比来对此做描述。NAND flash由于其大容量，低价格，可靠性强，使用环境要求很低而广泛应用于存储领域，特别是其低功耗，高性能，高稳定性而越来越被存储系统广泛接受和应用。然而，由于NAND介质的物理特征，自身又存在一些操作特点，例如基于物理块的擦除，按照物理页写入数据，按照物理页读出数据，以及在这些特点之上带来了物理块擦除，物理写入以及物理页读取的延迟等问题。

NAND flash操作中带来的延迟问题特别是page写入和page擦除，时间延迟动辄几百个微秒甚至几个毫秒的量级，这对于很多企业级存储系统是不可容忍的，因此如何解决数据响应时间问题变得尤为重要。当主机向固态存储设备发送写操作时，一般设备会采用内置缓存的方式，将主机的写数据写入缓存中即向主机返回写操作完成，然后再采用缓存管理和淘汰机制，将缓存中的有效写数据写入NAND flash介质中，这种机制可以有效地降低固态存储设备返回给主机的写延迟，解决了写数据响应时间的问题。但是，对于读操作的数据响应时间一直都没有非常高效的解决方法。这是因为固态存储设备读操作面临的读延迟环境比较复杂，NAND flash的自身读操作延迟为几十微秒到上百微秒，仅仅只是介质的读操作延迟，存储系统主机还可以接受，但是，除此之外还会遇到固态存储设备的控制器CPU繁忙需等待，或者遇到NAND介质正在进行page写操作或者page擦除操作，或者前面有命令队列需要等待等复杂环境。特别是如果是在某些极端情况下，有可能是复杂情况的叠加状况也非常有可能的。因此，对于这些极端情况下，读操作的延迟可能是几十甚至上百毫秒的级别，这对于存储系统将是致命的不可接受的结果。

发明内容

本发明的目的在于克服上述现有技术的不足之处，而提供一种用于降低固态存储读延迟的操作方法。它通过固件和硬件结合的方式，用于解决NAND固态存储设备读操作数据响应的延迟过长的问题。

为了实现上述目的，本发明提供了一种用于降低固态存储读延迟的操作方法，其特征在于：固件通过CPU向NAND控制器发送常规操作命令队列，NAND控制器经过仲裁机制从命令队列中取出命令，然后向NAND flash发送命令，并通过数据通路向NAND flash发送或者读取数据，同时将固件此前向命令队列发送的page写操作或者page擦除操作的NAND介质的状态和NAND控制器的状态反馈给CPU，再通过Bypass命令队列向NAND控制器发送读操作。

在上述方案的基础上，在page写操作或者page擦除操作正好完成时，固件通过Bypass命令队列将读命令发送至NAND控制器，NAND控制器经过仲裁机制优先执行Bypass命令队列中的读命令，从而加速读操作的执行。

在上述方案的基础上，所述固件通过计时器来判断page写或page擦除操作执行的时间，根据执行状态的不同预设节点，在执行状态未超过预设节点时，暂停或取消page写操作或者page擦除操作的执行，在执行状态超过预设节点时，等待page写操作或者page擦除操作的执行。