[发明专利]制造嵌入式闪存单元的均匀的隧道电介质的方法

权利要求书

1.一种形成集成芯片的方法，包括：

在衬底内的逻辑区、控制栅极区和选择栅极区上方形成电荷捕获介电结构；

实施第一电荷捕获介电蚀刻工艺以在所述逻辑区上方的所述电荷捕获介电结构中形成开口，同时使得所述电荷捕获介电结构在所述选择栅极区上方保持完整；

在所述开口内形成热栅极介电层；

实施第二电荷捕获介电蚀刻工艺以去除位于所述选择栅极区上方的所述电荷捕获介电结构；以及

在所述热栅极介电层和所述电荷捕获介电结构上方形成多个栅电极。

2.根据权利要求1所述的方法，其中，在实施所述第一电荷捕获介电蚀刻工艺之后剩余的所述电荷捕获介电结构减少了在所述控制栅极区和所述选择栅极区上方形成的所述热栅极介电层。

3.根据权利要求1所述的方法，还包括：

在所述衬底上方形成一个或多个额外的栅极介电层；

在所述一个或多个额外的栅极介电层上方形成所述多个栅电极；以及

使用所述多个栅电极作为掩模，图案化所述电荷捕获介电结构、所述热栅极介电层和所述一个或多个额外的栅极介电层。

4.根据权利要求3所述的方法，其中，形成所述一个或多个额外的栅极介电层包括：

在所述衬底上方形成第一栅极介电层；以及

在所述第一栅极介电层上方形成第二栅极介电层，其中，所述第一栅极介电层具有比所述第二栅极介电层更大的厚度。

5.根据权利要求1所述的方法，其中，形成所述电荷捕获介电结构包括：

在所述衬底上方形成隧道介电层；

在所述隧道介电层上方形成电荷捕获介电层；以及

在所述电荷捕获介电层上方形成阻挡介电层。

6.根据权利要求5所述的方法，还包括：

在所述控制栅极区的相对两侧上的所述衬底内形成第一隔离区和第二隔离区。

7.根据权利要求6所述的方法，其中，位于所述第一隔离区和所述第二隔离区之间的所述隧道介电层的厚度在5％和25％之间的范围内变化。

8.根据权利要求1所述的方法，其中，所述衬底具有位于所述热栅极介电层下面的第一上表面，所述第一上表面相对于所述控制栅极区和所述选择栅极区内的所述衬底的平坦上表面凹进。

9.根据权利要求1所述的方法，还包括：

在所述逻辑区内形成多个第一源极/漏极区；以及

随后在所述控制栅极区和所述选择栅极区内形成多个第二源极/漏极区。

10.一种形成集成芯片的方法，包括：

在衬底内形成高压阱、控制阱和选择阱；

在所述高压阱、所述控制阱和所述选择阱上方形成电荷捕获介电结构；

实施第一电荷捕获介电蚀刻工艺以在所述高压阱上方的所述电荷捕获介电结构中形成开口，其中，同时使得所述电荷捕获介电结构在所述选择阱上方保持完整；

在所述高压阱上方热生长高压栅极介电层；以及

在热生长所述高压栅极介电层之后实施第二电荷捕获介电蚀刻工艺以去除所述选择阱上方的所述电荷捕获介电结构。

11.根据权利要求10所述的方法，还包括：

在实施所述第二电荷捕获介电蚀刻工艺之后，在所述衬底上方形成双栅极介电层；

在所述双栅极介电层上方形成单栅极介电层；

在所述单栅极介电层上方形成多个栅电极；以及

使用所述多个栅电极作为掩模，蚀刻所述双栅极介电层和所述单栅极介电层。

12.根据权利要求11所述的方法，还包括：

在所述多个栅电极的相对两侧上形成一个或多个侧壁间隔件。