[发明专利]GOA电路

说明书

技术领域

本发明涉及液晶显示器领域，尤其涉及一种GOA电路。

背景技术

阵列基板行驱动(Gate Driver On Array，简称GOA)技术是利用现有薄膜晶体管液晶显示器阵列(Array)制程将栅极(Gate)行扫描驱动信号电路制作在阵列基板上，实现对栅极逐行扫描的驱动方式的一项技术。

在GOA电路设计都需要具有正反向扫描功能，而现在的普遍做法就是在GOA电路单元中增加U2D和D2U正反向扫描单元：正向扫描时，正向扫描控制信号U2D为高电平，反向扫描控制信号D2U为低电平；反向扫描时，反向扫描控制信号D2U为高电平，正向扫描控制信号U2D为低电平。而这种方式就需要芯片(IC)具有输出该信号的功能，对IC的可选择性有一定的限制，同时由于D2U和U2D的存在，在布局(Layout)设计时对更窄边框的设计也存在一定的限制作用，同时这种电路架构对应的IC成本相对较高。

参见图1，其为现有的GOA电路示意图，可用于LTPS面板。现有的GOA电路包括级联的多个GOA电路单元，其中输出第n级水平扫描信号的第n级GOA电路单元包括：薄膜晶体管T1，其栅极连接第n-2级GOA电路单元的信号输出点Gn-2，源极和漏极分别连接节点H和输入正向扫描控制信号U2D；薄膜晶体管T2，其栅极连接节点Q，源极和漏极分别连接第n级GOA电路单元的信号输出点Gn和输入时钟信号CKV1；薄膜晶体管T3，其栅极连接第n+2级GOA电路单元的信号输出点Gn+2，源极和漏极分别连接节点H和输入反向扫描控制信号D2U；薄膜晶体管T4，其栅极连接节点P，源极和漏极分别连接信号输出点Gn和恒压低电位VGL；薄膜晶体管T5，其栅极连接恒压高电位VGH，源极和漏极分别连接节点H和节点Q；薄膜晶体管T6，其栅极连接节点P，源极和漏极分别连接节点H和恒压低电位VGL；薄膜晶体管T7，其栅极连接节点H，源极和漏极分别连接节点P和恒压低电位VGL；薄膜晶体管T8，其栅极输入时钟信号CKV3，源极和漏极分别连接节点P和恒压高电位VGH；电容C1，其两端分别连接节点Q和信号输出点Gn；电容C2，其两端分别连接节点P和恒压低电位VGL。节点Q为用于控制栅极驱动信号输出的点；节点P为用于维持Q点及Gn点低电平的稳定点。图1中虚线框部分即为GOA电路的正反向扫描单元。

参见图2，其为图1的GOA电路正向扫描时序示意图，现结合图1，对电路的具体工作过程(正向扫描)介绍如下：

正向扫描时：U2D为高电平，D2U为低电平；

阶段1，预充电：Gn-2与U2D同时为高电平，T1导通，H点被预充电。当H点为高电平时，T5处于导通状态，Q点被预充电。当H点为高电平时，T7处于导通状态，P点被拉低；

阶段2，Gn输出高电平：在阶段1中，Q点被预充电，C1对电荷具有一定的保持作用，T2处于导通状态，CKV1的高电平输出到Gn端；

阶段3，Gn输出低电平：C1对Q点的高电平具有保持作用，而此时CKV1的低电平将Gn点拉低；

阶段4，Q点拉低到VGL：当Gn+2为高电平，此时D2U为低电平，T3处于导通的状态，那么Q点被拉低到VGL；

阶段5，Q点及Gn点低电平维持阶段：当Q点变为低电平后，T7处于截止状态，当CKV3跳变为高电平时T8导通，P点被充电，那么T4和T6均处于导通的状态，可以保证Q点及Gn点低电平的稳定，同时C2对P点的高电平具有一定的保持作用。

参见图3，其为图1的GOA电路反向扫描时序示意图，现结合图1，对电路的具体工作过程(反向扫描)介绍如下：

反向扫描时：D2U为高电平，U2D为低电平；

阶段1，预充电：Gn+2与D2U同时为高电平，T3导通，H点被预充电。当H点为高电平时，T5处于导通状态，Q点被预充电。当H点为高电平时，T7处于导通状态，P点被拉低；

阶段2，Gn输出高电平：在阶段1中，Q点被预充电，C1对电荷具有一定的保持作用，T2处于导通状态，CKV1的高电平输出到Gn端；

阶段3，Gn输出低电平：C1对Q点的高电平具有保持作用，而此时CKV1的低电平将Gn点拉低；

阶段4，Q点拉低到VGL：当Gn-2为高电平时，此时U2D为低电平，T1处于导通的状态，那么Q点被拉低到VGL；