[发明专利]GOA电路

权利要求书

1.一种GOA电路，其特征在于，包括级联的多个GOA电路单元，其中，设n为大于0的自然数，第n级GOA电路单元包括：

第一薄膜晶体管(T1)，其栅极连接第九薄膜晶体管(T9)的第一源极/漏极，当第n级非为首端一级时，其源极和漏极分别连接第n-1级GOA电路单元的信号输出点(Gn-1)和第一节点(H)，否则其源极和漏极分别输入第一启动信号和连接第一节点(H)；

第九薄膜晶体管(T9)，其第二源极/漏极输入第一时钟信号(CKV1)，当第n级非为首端一级时，其栅极连接第n-1级GOA电路单元的第二节点(Qn-1)，否则其栅极输入第二启动信号；

第三薄膜晶体管(T3)，其栅极连接第十薄膜晶体管(T10)的第一源极/漏极，当第n级非为末端一级时，其源极和漏极分别连接第n+1级GOA电路单元的信号输出点(Gn+1)和第一节点(H)，否则其源极和漏极分别输入第三启动信号和连接第一节点(H)；

第十薄膜晶体管(T10)，其第二源极/漏极输入第三时钟信号(CKV3)，当第n级非为末端一级时，其栅极连接第n+1级GOA电路单元的第二节点(Qn+1)，否则其栅极输入第四启动信号；

第七薄膜晶体管(T7)，其栅极连接第一节点(H)，源极和漏极分别连接第三节点(P)和恒压低电位(VGL)；

第六薄膜晶体管(T6)，其栅极连接第三节点(P)，源极和漏极分别连接第一节点(H)和恒压低电位(VGL)；

第五薄膜晶体管(T5)，其栅极连接恒压高电位(VGH)，源极和漏极分别连接第一节点(H)和第二节点(Qn)；

第八薄膜晶体管(T8)，其栅极输入第四时钟信号(CKV4)，源极和漏极分别连接第三节点(P)和恒压高电位(VGH)；

第一电容(C1)，其两端分别连接第n级GOA电路单元的第二节点(Qn)和第n级GOA电路单元的信号输出点(Gn)；

第二薄膜晶体管(T2)，其栅极连接第n级GOA电路单元的第二节点(Qn)，源极和漏极分别连接第n级GOA电路单元的信号输出点(Gn)和输入第二时钟信号(CKV2)；

第二电容(C2)，其两端分别连接第三节点(P)和恒压低电位(VGL)；

第四薄膜晶体管(T4)，其栅极连接第三节点(P)，源极和漏极分别连接第n级GOA电路单元的信号输出点(Gn)和恒压低电位(VGL)。

2.如权利要求1所述的GOA电路，其特征在于，该第一时钟信号(CKV1)，第二时钟信号(CKV2)，第三时钟信号(CKV3)和第四时钟信号(CKV4)为占空比为0.25的矩形波。

3.如权利要求2所述的GOA电路，其特征在于，正向扫描时，该第一时钟信号(CKV1)和第二时钟信号(CKV2)之间波形相差四分之一周期，该第一时钟信号(CKV1)和第四时钟信号(CKV4)之间波形相差四分之三周期。

4.如权利要求2所述的GOA电路，其特征在于，反向扫描时，该第三时钟信号(CKV3)和第二时钟信号(CKV2)之间波形相差四分之一周期，该第三时钟信号(CKV3)和第四时钟信号(CKV4)之间波形相差四分之三周期。

5.如权利要求1所述的GOA电路，其特征在于，对于首端一级GOA电路单元，正向扫描时，该第一启动信号初始为高电平，当该第一启动信号变为低电平时，该第n级GOA电路单元的信号输出点(Gn)变为高电平。

6.如权利要求1所述的GOA电路，其特征在于，对于末端一级GOA电路单元，反向扫描时，该第三启动信号初始为高电平，当该第三启动信号变为低电平时，该第n级GOA电路单元的信号输出点(Gn)变为高电平。

7.如权利要求1所述的GOA电路，其特征在于，对于首端一级GOA电路单元，正向扫描时，当该第一启动信号为高电平时，该第二启动信号为高电平。

8.如权利要求1所述的GOA电路，其特征在于，对于末端一级GOA电路单元，反向扫描时，当该第三启动信号为高电平时，该第四启动信号为高电平。

9.如权利要求1所述的GOA电路，其特征在于，其为LTPS面板的GOA电路。

10.如权利要求1所述的GOA电路，其特征在于，其为OLED面板的GOA电路。