[发明专利]图形测试结构及其制作方法、测量图形尺寸的方法

说明书

本发明提供了一种图形测试结构及其制作方法、测量图形尺寸的方法。本发明图形测试结构包括形成于半导体衬底上的待测量图形以及形成于半导体衬底上的辅助测量图形，所述辅助测量图形至少位于所述待测量图形相对的两侧，且所述辅助测量图形与待测量图形的最大设计距离小于100微米。本发明解决了传统测量方法无法精确测量毫米级及更大尺寸的图形的尺寸的问题。

技术领域

本发明涉及半导体工艺技术领域，具体涉及一种图形测试结构及其制作方法、测量图形尺寸的方法。

背景技术

在3D NAND闪存的制作中，核心(core)存储区的尺寸为毫米级，对于扫描式电子显微镜(CD SEM)机台，其尺寸太大，超出了机台的量测范围，故无法直接量测其尺寸。但对于核心存储区，在工艺上又要求精度做到纳米级，这就给对工艺稳定性的监控提出了挑战。

如图1所示，传统的方法是在定义待测量图形101时，同时仅在其一侧定义一个辅助测量图形103，所述辅助测量图形103的设计尺寸为微米级，这里的设计尺寸是指图形的线宽(CD)。采用扫描式电子显微镜测量所述辅助测量图形103的实际尺寸d2，当辅助测量图形103的实际尺寸d2与该辅助测量图形的设计尺寸相比在允许的误差范围内时，则认为待测量图形101的实际实际尺寸d1符合设计要求，并且其精度与辅助测量图形103一样可以达到纳米级，以此来进行工艺稳定性监控。

申请人发现，当前方法存在缺陷，由于掩膜版存在误差效应，掩膜板上定义的微米级图形，曝光显影后实际在芯片上形成的图形与芯片设计的误差可以控制在20nm左右；但是，掩膜板上定义的毫米级图形，曝光显影后实际在芯片上形成的图形与芯片设计的误差大于100nm。所以，不能使用微米级的辅助测量图形103代替待测量图形101进行尺寸量测。如何精确测量毫米级及更待测量图形的尺寸，成为一项亟待解决的问题。

发明内容

本发明提供一种图形测试结构及其制作方法、测量图形尺寸的方法，以解决传统测量方法无法精确测量毫米级及更大尺寸的图形的尺寸的问题。

本发明提供了一种图形测试结构，其包括：

形成于半导体衬底上的待测量图形；

形成于半导体衬底上的辅助测量图形，所述辅助测量图形至少位于所述待测量图形相对的两侧，且所述辅助测量图形与待测量图形的最大设计距离小于100微米。

可选的，所述半导体衬底为闪存芯片，所述待测量图形为核心存储区图形。

可选的，所述辅助测量图形设置在所述待测量图形的外侧，或者，所述辅助测量图形设置在所述待测量图形的内侧，或者，一部分所述辅助测量图形设置在待测量图形内侧，另一部分所述辅助测量图形设置在待测量图形外侧。

可选的，所述辅助测量图形的数量为两个，分别设置于所述待测量图形相对的两侧。

可选的，所述辅助测量图形为凹槽或凸起。

本发明提供了一种测量图形尺寸的方法，其包括：

提供一图形测试结构；

至少测量位于所述待测量图形相对的两侧的两个辅助测量图形的特定位置到所述待测量图形对应边缘的实际距离之和，若此实际距离之和与设计值在允许的误差范围内，则判断所述待测量图形的尺寸符合设计要求。

可选的，所述特定位置为所述辅助测量图形靠近所述待测量图形的侧边，或者，所述特定位置为所述辅助测量图形远离所述待测量图形的侧边，或者，所述特定位置为所述辅助测量图形靠近所述待测量图形的侧边与所述辅助测量图形远离所述待测量图形的侧边的中间线。

本发明提供了一种图形测试结构的制作方法，其包括以下步骤：

提供一半导体衬底；