[发明专利]半导体器件及非易失性存储器阵列

说明书

本发明的实施例提供一种半导体器件。半导体器件包含第一有源区、第二有源区和第三有源区、第一多晶硅区、第二多晶硅区、第三多晶硅区、第一掺杂区和第二掺杂区。第一有源区、第二有源区和第三有源区互相分离且平行。第一多晶硅区布置在第一有源区和第二有源区上方。第二多晶硅区布置在第一有源区和第二有源区上方。第三多晶硅区布置在第二有源区和第三有源区上方。第一掺杂区在第二有源区内且在第一多晶硅区和第二多晶硅区之间。第二掺杂区在第二有源区内且在第二多晶硅区和第三多晶硅区之间。本发明的实施例还提供了一种非易失性存储器阵列。

技术领域

本发明的实施例涉及半导体领域，更具体地涉及半导体器件及非易失性存储器阵列。

背景技术

诸如闪速存储器和电可擦除可编程序只读存储器(EEPROM)的非易失性存储器(NVM)器件已为本技术领域所熟知。当系统或器件关闭时，NVM器件不会丢失其数据。由于对诸如便携式电话的小型便携式电子器件的需求增长，所以对嵌入式存储器的需求很大。由于其高速和广泛的总线宽度能力，高性能的嵌入式存储器是VLSI和ULSI中的重要组件，其能消除芯片间通信。因此，希望开发一种完全兼容件CMOS逻辑工艺并且具有低功耗、改良的写入效率、低成本和高封装密度的NVM器件。

发明内容

本发明的实施例提供了一种半导体器件，包括：第一有源区、第二有源区和第三有源区，彼此分离并且彼此平行布置；第一多晶硅区，布置在所述第一有源区和所述第二有源区上方；第二多晶硅区，布置在所述第一有源区和所述第二有源区上方；第三多晶硅区，布置在所述第二有源区和所述第三有源区上方；第一掺杂区，位于所述第二有源区内并且介于所述第一多晶硅区和所述第二多晶硅区之间；以及第二掺杂区，位于所述第二有源区内并且介于所述第二多晶硅区和所述第三多晶硅区之间。

本发明的实施例还提供了一种半导体器件，包括：第一阱区；第二阱区，与所述第一阱区平行延伸；第三阱区，与所述第一阱区和所述第二阱区平行延伸；第一栅极区，设置在所述第一阱区上方；第二栅极区，设置在所述第二阱区上方并且连接所述第一栅极区；第三栅极区，设置在所述第三阱区上方；第四栅极区，设置在所述第二阱区上方并且连接所述第三栅极区；以及第一漏极区，位于所述第二阱区内并且介于所述第二栅极区和所述第四栅极区之间。

本发明的实施例还提供了一种非易失性存储器阵列，包括：第一对存储器单元；和第二对存储器单元，与所述第一对存储单元相邻，其中，所述第一对存储器单元和所述第二对存储器单元连接至同一位线；以及所述第一对存储器单元和所述第二对存储器单元连接至不同字线。

附图说明

本发明的一个或多个实施例的细节将在下列附图和说明中给出。通过说明、附图和权利要求书，本发明的其他特征和优势将显而易见。

图1A是根据一些实施例的非易失性存储器阵列的顶视图。

图1B至图1D是根据一些实施例的图1A中的非易失性存储器阵列的截面图。

图2是根据一些实施例的非易失性存储器阵列的示意图。

各图中的相同参考符号均指示相同元件。

具体实施方式

现在使用具体语言描述附图中所示的本发明的实施例或实例。然而，应该理解，本发明的范围不会因而受到限制。示出实施例中的任何改变和修改以及本文中描述的原则的任何进一步的应用都可被考虑，这对于本发明所涉及的技术领域内普通技术人员而言是常规的。在所有实施例中可重复使用参考数字，但没有必要要求一个实施例的功能件应用到另一个实施例上，即使它们共用相同的参考数字。

图1A示出了根据本发明的一些实施例的非易失性存储器阵列1的顶视图。参考图1A，非易失性存储器阵列1包括多个位单元A、B、C和通过隔离区(未编号)彼此分离的有源区10至13。为了方便和简洁，仅在图1A中示出了非易失性存储器阵列1的一部分。