[发明专利]一种安全级DCS产品点对点通信电路

权利要求书

1.一种安全级DCS产品点对点通信电路，其特征在于：所述的点对点通信电路采用双FPGA架构，即采用2片FPGA，分别为处理FPGA和诊断FPGA，二者通过并口直接连接，通过手动复位电路复位，并分别与电源电路、管理总线电路、控制总线电路、槽位/控制站/机箱地址电路以及6路光纤通道电路相连；

所述的处理FPGA和诊断FPGA分别与各自的时钟电路、存储器电路以及下载电路相连，两套时钟电路、存储器电路以及下载电路彼此独立，互不影响；所述的处理FPGA与指示灯连接。

2.如权利要求1所述的一种安全级DCS产品点对点通信电路，其特征在于：本电路通过所述的管理总线与DCS系统机箱中的管理模块进行通信并接受其管理；通过控制总线接收DCS系统机箱中控制器的下行信息，2片FPGA对所述控制器的下行信息进行处理，再经过6路光纤通道发送到另外一个DCS控制站；或者经过6路光纤通道接收另外一个DCS控制站的信息，经过2片FPGA处理之后，通过控制总线上送到控制器，如此实现本DCS控制站与其他DCS控制站之间的点对点通信。

3.如权利要求1所述的一种安全级DCS产品点对点通信电路，其特征在于：所述的诊断FPGA和处理FPGA各自供电进行交叉监测，确保当某一FPGA电源故障时，另一FPGA能够及时知晓，并按照故障预案进行及时处理。

4.如权利要求1所述的一种安全级DCS产品点对点通信电路，其特征在于：所述的电源采用24V冗余供电，24V电源经过DC-DC转换后，为FPGA提供核心电平和IO电平，2片FPGA的DC-DC转换采用不同方案，以避免共因故障。

5.如权利要求1所述的一种安全级DCS产品点对点通信电路，其特征在于：所述的时钟电路采用高精度的温补晶振作为FPGA的主时钟源，2片FPGA各自拥有一个时钟电路，两个时钟电路分别采用不同厂家不同工艺的晶振；所述的存储器用于保存通信处理过程中的数据和参数等信息；所述的下载电路用于向FPGA下载代码。

6.如权利要求1所述的一种安全级DCS产品点对点通信电路，其特征在于：所述的管理总线采用RS485电路，最高通信速率可以达到40Mbps。

7.如权利要求1所述的一种安全级DCS产品点对点通信电路，其特征在于：所述的控制总线采用M-LVDS电路实现高速通信，正常通信速率为100Mbps。

8.如权利要求1所述的一种安全级DCS产品点对点通信电路，其特征在于：所述的槽位/控制站/机箱地址电路用于识别槽位、控制站和机箱的地址，用以区别本模块在DCS系统中的具体位置；所述的指示灯用于指示本模块的运行状态，分为电源指示灯、警告指示灯、运行指示灯、通信指示灯和6路光纤通道的收发指示灯。

9.如权利要求1所述的一种安全级DCS产品点对点通信电路，其特征在于：当所述电路陷入到故障时，2片FPGA可通过所述的手动复位模块进行手动复位。

10.如权利要求1所述的一种安全级DCS产品点对点通信电路，其特征在于：所述的6路光纤通道模块包含6个光纤通道，每个通道的接收和发送彼此独立，互不干扰，可实现全双工通信，所述光纤通道采取光纤介质传输，工作中通信速率为100Mbps。