[发明专利]数字电路结构

说明书

根据本发明的一些实施例，提供了一种电路结构。电路结构包括第一晶体管、第二晶体管、存储节点和字线。两个晶体管中的每一个均包括栅极、源极和漏极。存储节点连接至第一晶体管的栅极。字线连接至第二晶体管的栅极。第一晶体管和所述第二晶体管串联连接。第一和第二阈值电压分别与第一和第二晶体管相关联，并且第一阈值电压低于第二阈值电压。

技术领域

本发明的实施例总体涉及电子电路，更具体地，涉及数字电路及其相关的电路结构。

背景技术

得益于摩尔定律(约每18个月单位面积可用晶体管的数量增加一倍)，已经实现了现代应用要求的数字运算能力的指数型增长，通过晶体管尺寸的持续按比例缩小使得摩尔定律成为可能。为了防止功率消耗量爆炸性增长，系统电压在持续地减小。

当数字电路以低系统电压工作时，新的挑战出现了。特别是，在低系统电压下漏电流效应(有时被称为“截止电流”)表现得更突出。同时，期望保持工作电流量(有时也被称为“导通电流”)以达到一定的性能标准。因此，期望尽可能最大程度地控制漏电流而不牺牲太多工作电流。

发明内容

根据本发明的一个方面，提供了一种电路结构，包括：第一晶体管，包括栅极、源极和漏极，其中，第一阈值电压与所述第一晶体管相关联；第二晶体管，包括栅极、源极和漏极，其中，第二阈值电压与所述第二晶体管相关联；存储节点，连接至所述第一晶体管的栅极；以及字线，连接至所述第二晶体管的栅极；其中，所述第一晶体管和所述第二晶体管串联连接，其中，所述第一阈值电压低于所述第二阈值电压。

根据本发明的另一方面，提供了一种SRAM单元结构，包括：读端口，包括第一端、第二端和第三端，所述读端口与读端口阈值电压相关联；拉元件，包括第一端和第二端，所述拉元件的第一端连接至所述读端口的第三端，所述拉元件与拉元件阈值电压相关联；位值存储元件，包括连接至所述拉元件的第二端的输出端；位线，连接至所述读端口的第一端；以及字线，连接至所述读端口的第二端；其中，所述读端口阈值电压高于所述拉元件阈值电压。

根据本发明的又一方面，提供了一种具有受控的截止电流的逻辑电路结构，包括：开关元件，包括输出端、开关控制端和互连端，所述开关元件与第一阈值电压相关联；以及拉元件，包括拉端，输入端和互连端，所述拉元件与第二阈值电压相关联；其中，所述开关元件的互连端连接至所述拉元件的互连端，其中，所述第一阈值电压高于所述第二阈值电压。

附图说明

在阅读附图时，本发明的各个方面可从下列详细描述获得最深入理解。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。

图1示出了根据本发明的一些实施例的数字存储电路的框图。

图2A示出了根据本发明的一些实施例的存储单元。

图2B示出了根据本发明的一些实施例的存储单元的一部分。

图2C示出了根据本发明的一些实施例的电路结构。

图3A至图3B提供了根据本发明的一些实施例的电路结构的示例性布局。

图4A至图4D示出了根据本发明的一些实施例的电路结构的操作。

图5A至图5B示出了根据本发明的一些实施例的电路结构的操作。

图6A示出了根据本发明的一些实施例的电路结构。

图6B至图6D示出了根据本发明的一些实施例的计算机模拟应用电路结构于电路的影响。

图7A示出了根据本发明的一些实施例的电路结构。

图7B至图7C提供了根据本发明的一些实施例的电路结构的示例性布局。

图8A至图8C示出了根据本发明的一些实施例的电路结构。