[发明专利]时间数字转换器和时间测量方法

说明书

技术领域

本发明涉及电路领域，具体地，涉及一种时间数字转换器和时间测量方法。

背景技术

高精度的时间数字转换器(Time-to-Digital Converters,TDC)技术广泛应用于时频测量、卫星导航、雷达定位、激光测距、医疗、核物理和粒子物理探测等领域。TDC的时间分辨率很大程度上影响着这些领域的先进程度。以医用全身正电子发射成像技术(PET)系统为例，相比于传统无TDC的PET，时间分辨率为600ps的基于飞行时间(Time of flight,TOF)技术的PET(简称为TOF-PET)的图像信噪比可提高2.1倍，时间分辨率为100ps的TOF-PET的图像信噪比可提高5.2倍。

目前在TDC中广泛使用粗时间测量与细时间测量相结合的方法。粗时间测量是利用计数时钟对待测输入信号进行计数，根据计数结果计算待测输入信号的高电平持续时间。通过上述粗时间测量方法测量获得的高电平持续时间与实际的高电平持续时间之间存在误差，误差值与待测输入信号的边沿(本文主要以上升沿为例进行说明)和计数时钟的边沿之间的时间差相关。所述时间差可以通过细时间测量方法来测量。

目前最常用的细时间测量方法是基于FPGA(Field Programmable Gate Array,FPGA)内部加法进位链的时间内插法。时间内插法的原理为利用加法进位链对待测输入信号进行多次延时，利用计数时钟对所有延时信号进行锁存，并根据锁存得到的“1111…1110000…00”序列中1-0交界的位置计算待测输入信号的上升沿与计数时钟的上升沿之间的时间差。为了正确确定1-0交界的位置，需要保持延时信号的相位有序。例如，加法进位链中第n个加法器输出的延时信号的上升沿应当比第n-1个加法器输出的延时信号的上升沿滞后一段时间。锁存单元所接收到的各延时信号需要保持上述有序的相位关系，这可能需要依靠额外的硬件资源来控制。如果延时信号的相位关系被打乱，则时间测量的精度会受到影响。此外，由于FPGA内部存在一些BIN宽较大(100ps左右)的加法进位链，因此限制了时间内插法的时间分辨率。目前大多采用定制波(Wave Union)的方法来消除这些较大BIN宽的影响，但消耗的FPGA内部资源较多，且由于寄存器亚稳态现象而产生的“气泡”现象难以解决。

因此，需要提供一种改进的时间测量技术，以至少部分地解决现有技术中存在的上述问题。

发明内容

为了至少部分地解决现有技术中存在的问题，根据本发明的一个方面，提供一种时间数字转换器。该时间数字转换器包括：无序信号生成单元，用于生成多个无序的时钟信号；采样单元，与无序信号生成单元连接，用于接收多个无序的时钟信号和待测输入信号，利用待测输入信号对多个无序的时钟信号进行采样，并输出对应的实际采样结果；解码单元，与采样单元连接，用于接收实际采样结果，并根据实际采样结果和与多个无序的时钟信号的时序相关的时序信息确定待测输入信号的特定边沿与多个无序的时钟信号中的选定时钟信号的特定边沿之间的时间差，以获得待测输入信号的细时间结果；以及粗时间计数单元，与无序信号生成单元连接，用于接收选定时钟信号和待测输入信号，并以选定时钟信号作为计数时钟来对待测输入信号进行计数，以获得待测输入信号的粗时间结果。

示例性地，采样单元还用于接收校准信号，利用校准信号对多个无序的时钟信号进行采样，并输出对应的校准采样结果；时间数字转换器还包括：定序单元，与采样单元和解码单元连接，用于接收校准采样结果，根据校准采样结果确定多个无序的时钟信号的时序，并将与多个无序的时钟信号的时序相关的时序信息输出到解码单元。

示例性地，时间数字转换器还包括：时钟管理单元，用于生成校准信号。

示例性地，时间数字转换器还包括：选择器，与时钟管理单元和采样单元连接，用于接收待测输入信号和时钟管理单元输出的校准信号，并选择将待测输入信号和校准信号之一输入到采样单元。

示例性地，无序信号生成单元包括：时钟管理单元，用于利用锁相环生成至少一个初始时钟信号；以及延时单元，与时钟管理单元连接，用于对至少一个初始时钟信号进行延时，以将至少一个初始时钟信号转换为多个无序的时钟信号。

示例性地，延时单元包括以下项中的至少一项：至少一个加法器集合、多个逻辑门电路和多条延时线。